JPS6119136B2 - - Google Patents
Info
- Publication number
- JPS6119136B2 JPS6119136B2 JP53152547A JP15254778A JPS6119136B2 JP S6119136 B2 JPS6119136 B2 JP S6119136B2 JP 53152547 A JP53152547 A JP 53152547A JP 15254778 A JP15254778 A JP 15254778A JP S6119136 B2 JPS6119136 B2 JP S6119136B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- differential
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は差動増幅器に関するものであり、互に
導電型の異なる差動増幅段を組合せることによ
り、高入力インピーダンスの差動増幅器を提供す
るものである。
導電型の異なる差動増幅段を組合せることによ
り、高入力インピーダンスの差動増幅器を提供す
るものである。
従来、差動増幅器は導電型の互に等しいトラン
ジスタ２個のエミツタ電極を接続して構成され
る。この差動増幅器の大きな特長は入力信号に対
する同相除去比にあり、通常のエミツタ接地増幅
器ではベース電極に接続された信号源の出力電圧
が全て増幅信号となるのに対し、差動増幅器では
２個のトランジスタにより構成された差動増幅器
のベース電極間にかかる信号成分のみを増幅する
ため、直流動作も安定で帰還増幅器として使用が
簡単である等の利点から、現在では幅広い応用分
野に使用されている。
ジスタ２個のエミツタ電極を接続して構成され
る。この差動増幅器の大きな特長は入力信号に対
する同相除去比にあり、通常のエミツタ接地増幅
器ではベース電極に接続された信号源の出力電圧
が全て増幅信号となるのに対し、差動増幅器では
２個のトランジスタにより構成された差動増幅器
のベース電極間にかかる信号成分のみを増幅する
ため、直流動作も安定で帰還増幅器として使用が
簡単である等の利点から、現在では幅広い応用分
野に使用されている。
更に、前記差動増幅器の集積回路化を考える
と、近接した基板内に差動増幅器を構成する２個
のトランジスタを形成できるため、トランジスタ
間の特性変動の少ない優れた差動増幅器が容易に
作られるようになつた。このため、集積回路にお
ける差動増幅器の応用は演算増幅器等に見られる
ように幅広い応用分野が考えられている。
と、近接した基板内に差動増幅器を構成する２個
のトランジスタを形成できるため、トランジスタ
間の特性変動の少ない優れた差動増幅器が容易に
作られるようになつた。このため、集積回路にお
ける差動増幅器の応用は演算増幅器等に見られる
ように幅広い応用分野が考えられている。
このように、応用分野の拡大に伴ない、差動増
幅器の特性の限界も明らかになつてきた。その例
として、差動増幅器の入力インピーダンスはある
程度以上は高くできない点があげられる。
幅器の特性の限界も明らかになつてきた。その例
として、差動増幅器の入力インピーダンスはある
程度以上は高くできない点があげられる。
差動増幅器の小信号入力インピーダンスは入力
バイアス電流と深い関係がある。いま小信号入力
インピーダンスをＺiとし、入力バイアス電流を
ＩBとし、差動増幅器間に印加される信号をΔＶi
とすると小信号入力インピーダンスＺiは Ｚi＝ΔＶｉ／ΔＶＢ ………(1) 式(1)により定義される。差動増幅器を構成してい
るトランジスタの直流電流増幅率をｈFEとし、差
動増幅器のバイアス電流をI0とすると、入力バイ
アス電流ＩBは ＩB＝1/2Ｉ０／１＋ｈＦＥ ………(2) 式(2)により求まる。式(1)および(2)より Ｚi＝２１＋ｈＦＥ／１・ΔＶｉ／ΔＩ０………(3) となり、式(3)の右辺第２項はダイオード方程式 I0＝ＩSSexpｑＶｉ／ｋＴ ………(4) ここで、ＩSS；逆方向飽和電流、ｋ；ボルツマン
定数、Ｔ；絶対温度〔〓〕、ｑ；電子の
電荷。
バイアス電流と深い関係がある。いま小信号入力
インピーダンスをＺiとし、入力バイアス電流を
ＩBとし、差動増幅器間に印加される信号をΔＶi
とすると小信号入力インピーダンスＺiは Ｚi＝ΔＶｉ／ΔＶＢ ………(1) 式(1)により定義される。差動増幅器を構成してい
るトランジスタの直流電流増幅率をｈFEとし、差
動増幅器のバイアス電流をI0とすると、入力バイ
アス電流ＩBは ＩB＝1/2Ｉ０／１＋ｈＦＥ ………(2) 式(2)により求まる。式(1)および(2)より Ｚi＝２１＋ｈＦＥ／１・ΔＶｉ／ΔＩ０………(3) となり、式(3)の右辺第２項はダイオード方程式 I0＝ＩSSexpｑＶｉ／ｋＴ ………(4) ここで、ＩSS；逆方向飽和電流、ｋ；ボルツマン
定数、Ｔ；絶対温度〔〓〕、ｑ；電子の
電荷。
式(4)の両辺をＶiで微分してまとめると
ｄＶｉ／ｄＩ０＝ｋＴ／ｑＩ０ ………(5)
式(5)となる。よつて小信号入力インピーダンスＺ
iは Ｚi＝２（１＋ｈFE）ｋＴ／ｑＬ０………(6) 式(6)となる。
iは Ｚi＝２（１＋ｈFE）ｋＴ／ｑＬ０………(6) 式(6)となる。
式(6)より小信号入力インピーダンスＺiを大き
くするためには、トランジスタの直流電流増幅率
ｈFEを増加するか、バイアス電流I0を小さくする
必要がある。
くするためには、トランジスタの直流電流増幅率
ｈFEを増加するか、バイアス電流I0を小さくする
必要がある。
トランジスタの直流電流増幅率の幅加はトラン
ジスタの耐圧と密接な相関があり、差動増幅器の
使用電圧によりその上限は決つてしまう。差動増
幅器のバイアス電流I0を減少するのは、差動増幅
器の利得周波数特性と深い相関があり、バイアス
電流I0の減少は帯域幅の減少となり応答特性を劣
下させることになる。
ジスタの耐圧と密接な相関があり、差動増幅器の
使用電圧によりその上限は決つてしまう。差動増
幅器のバイアス電流I0を減少するのは、差動増幅
器の利得周波数特性と深い相関があり、バイアス
電流I0の減少は帯域幅の減少となり応答特性を劣
下させることになる。
このように、上記の如き方法には欠点があるた
め、高入力インピーダンス化に際し従来用いられ
てきた方法としてＩB補償という方法があつた。
め、高入力インピーダンス化に際し従来用いられ
てきた方法としてＩB補償という方法があつた。
第１図にＩB補償方法の原理図を示す。第１図
において、互に導電型の等しいトランジスタ１お
よび２により構成された差動増幅段と、差動増幅
段のバイアス電流源３、差動増幅段の負荷４およ
び５と、前記トランジスタ１および２の直流電流
増幅率ｈFEの逆数とバイアス電流源３の電流値に
比例した電流を供給する電流源６および７により
構成された差動増幅器の例である。なお端子８お
よび９は差動増幅器の入力端子を表わし、端子１
０および１１はそれぞれ直流正電源および直流負
電源の印加端子を表わす。端子１２および１３は
差動増幅器の出力端子を表わす。
において、互に導電型の等しいトランジスタ１お
よび２により構成された差動増幅段と、差動増幅
段のバイアス電流源３、差動増幅段の負荷４およ
び５と、前記トランジスタ１および２の直流電流
増幅率ｈFEの逆数とバイアス電流源３の電流値に
比例した電流を供給する電流源６および７により
構成された差動増幅器の例である。なお端子８お
よび９は差動増幅器の入力端子を表わし、端子１
０および１１はそれぞれ直流正電源および直流負
電源の印加端子を表わす。端子１２および１３は
差動増幅器の出力端子を表わす。
第１図の差動増幅器の入力端子８および９の入
力バイアス電流を考えてみる。いま、入力端子８
および９の端子が同電位で、バイアス電流源３の
電流値をI0とし、トランジスタ１および２の直流
電流増幅率ｈFEは同一とする。このとき、トラン
ジスタ１および２のベース電流は同一で、 ＩB＝1/2・Ｉ０／１＋ｈＦＥ ………(7) 式(7)より求まる。
力バイアス電流を考えてみる。いま、入力端子８
および９の端子が同電位で、バイアス電流源３の
電流値をI0とし、トランジスタ１および２の直流
電流増幅率ｈFEは同一とする。このとき、トラン
ジスタ１および２のベース電流は同一で、 ＩB＝1/2・Ｉ０／１＋ｈＦＥ ………(7) 式(7)より求まる。
ここで、第１図の電流源６および７の電流値Ｉ
Sを、 ＩS＝1/2Ｉ０／１＋ｈＦＥ ………(8) 式(8)の如く設定できるのであれば、入力端子８お
よび９の入力バイアス電流Ｉioは、 Ｉio＝ＩB−ＩS ………(9) 式(9)で与えられるから、入力バイアス電流Ｉioは
零となるため、高い入力インピーダンスが得られ
る。
Sを、 ＩS＝1/2Ｉ０／１＋ｈＦＥ ………(8) 式(8)の如く設定できるのであれば、入力端子８お
よび９の入力バイアス電流Ｉioは、 Ｉio＝ＩB−ＩS ………(9) 式(9)で与えられるから、入力バイアス電流Ｉioは
零となるため、高い入力インピーダンスが得られ
る。
第１図はＩB補償方法の原理図であり、入力バ
イアス電流を零とすることで、高入力インピーダ
ンスを得ることを目的としたものである。しかし
ながら、入力端子８および９間に差動電圧が印加
された場合、トランジスタ１および２に差動電流
が流れるため、電流源６および７の電流値ＩSが
一定の場合、小信号入力インピーダンスは通常の
差動増幅器と同じ値となる。このため、小信号入
力インピーダンスを高くするためには、電流源６
の電流値ＩS６をトランジスタ１のベース電流値
と等しく変化するように構成し、電流源７の電流
値ＩS７をトランジスタ２のベース電流値と等し
く変化するように構成すればよい。
イアス電流を零とすることで、高入力インピーダ
ンスを得ることを目的としたものである。しかし
ながら、入力端子８および９間に差動電圧が印加
された場合、トランジスタ１および２に差動電流
が流れるため、電流源６および７の電流値ＩSが
一定の場合、小信号入力インピーダンスは通常の
差動増幅器と同じ値となる。このため、小信号入
力インピーダンスを高くするためには、電流源６
の電流値ＩS６をトランジスタ１のベース電流値
と等しく変化するように構成し、電流源７の電流
値ＩS７をトランジスタ２のベース電流値と等し
く変化するように構成すればよい。
従来、集積回路化するに適した構成方法として
第２図の如き回路が一例として用いられている。
第２図の如き回路が一例として用いられている。
第２図において、第１図と同じ個所は同じ番号
を用いている。第２図は第１図の電流源６をトラ
ンジスタ２１，２２および２３で構成し、電流源
７をトランジスタ２４，２５および２６で構成し
たものである。
を用いている。第２図は第１図の電流源６をトラ
ンジスタ２１，２２および２３で構成し、電流源
７をトランジスタ２４，２５および２６で構成し
たものである。
電流源６を構成しているトランジスタ２１，２
２および２３の動作を第２図を用いて説明する。
いま、入力端子８および９に差動電圧が印加され
トランジスタ１のエミツタ電流がＩE１になつて
いるときを考える。
２および２３の動作を第２図を用いて説明する。
いま、入力端子８および９に差動電圧が印加され
トランジスタ１のエミツタ電流がＩE１になつて
いるときを考える。
トランジスタ１のベース電流ＩB１は
ＩB１＝ＩＥ１／１＋ｈＦＥ ………(10)
式(10)より求まる。トランジスタ２１のエミツタ電
流IE21は ＩE21＝ｈＦＥ／１＋ｈＦＥ ………(11) 式(11)より求まる。トランジスタ２１のベース電流
は式（11）を用いて ＩB21＝ｈＦＥ／（１＋ｈＦＥ）２ＩE１………(12) 式(12)となる。
流IE21は ＩE21＝ｈＦＥ／１＋ｈＦＥ ………(11) 式(11)より求まる。トランジスタ２１のベース電流
は式（11）を用いて ＩB21＝ｈＦＥ／（１＋ｈＦＥ）２ＩE１………(12) 式(12)となる。
トランジスタ２２および２３は電流ミラー回路
を構成しており、その基準電流はトランジスタ２
１のベース電流ＩB21であるから、トランジスタ
２３のコレクタ電流、すなわち電流源６の電流値
ＩS６は ＩS６＝ＩB21＝ｈＦＥ／（１＋ｈＦＥ）２………(1
3) 式（13）となる。
を構成しており、その基準電流はトランジスタ２
１のベース電流ＩB21であるから、トランジスタ
２３のコレクタ電流、すなわち電流源６の電流値
ＩS６は ＩS６＝ＩB21＝ｈＦＥ／（１＋ｈＦＥ）２………(1
3) 式（13）となる。
式(9)，(10)および（13）より入力端子８の入力バ
イアス電流Ｉioは Ｉio＝ＩB１−ＩS６＝ＩＥ１／（１＋ｈＦＥ）……
…(14) 式（14）より求まる。通常、集積回路を構成する
トランジスタの直流電流増幅率ｈFEは十分に１よ
り大きいため、入力バイアス電流Ｉioはほぼ零と
みなせる。また小信号入力インピーダンスも、式
(6)と同じ方法で求めると Ｚi＝２（１＋ｈFE）２ｋＴ／ｑＩ０ ………(15) 式（15）と表わされ、通常の差動増幅器の（１＋
ｈFE）倍され、高入力インピーダンス化されてい
る。
イアス電流Ｉioは Ｉio＝ＩB１−ＩS６＝ＩＥ１／（１＋ｈＦＥ）……
…(14) 式（14）より求まる。通常、集積回路を構成する
トランジスタの直流電流増幅率ｈFEは十分に１よ
り大きいため、入力バイアス電流Ｉioはほぼ零と
みなせる。また小信号入力インピーダンスも、式
(6)と同じ方法で求めると Ｚi＝２（１＋ｈFE）２ｋＴ／ｑＩ０ ………(15) 式（15）と表わされ、通常の差動増幅器の（１＋
ｈFE）倍され、高入力インピーダンス化されてい
る。
一例として説明した第２図のＩB補償方法はい
くつかの欠点を有している。その内の一つは、電
流ミラー回路の感度が高い点である。すなわち、
式（13）が成立しない場合、電流ミラー回路の誤
差が全て入力バイアス電流となる。他の一つはト
ランジスタ１とトランジスタ２１の直流電流増幅
率ｈFEが異なると、その差が入力バイアス電流と
なる点である。これは、トランジスタ１とトラン
ジスタ２１のコレクタ・エミツタ電圧が異なる
と、アーリ効果のため直流電流増幅率が異なるた
めである。
くつかの欠点を有している。その内の一つは、電
流ミラー回路の感度が高い点である。すなわち、
式（13）が成立しない場合、電流ミラー回路の誤
差が全て入力バイアス電流となる。他の一つはト
ランジスタ１とトランジスタ２１の直流電流増幅
率ｈFEが異なると、その差が入力バイアス電流と
なる点である。これは、トランジスタ１とトラン
ジスタ２１のコレクタ・エミツタ電圧が異なる
と、アーリ効果のため直流電流増幅率が異なるた
めである。
以上の欠点を改善するため、第２図の回路にさ
まざまな工夫を行なつている。一例としては、ト
ランジスタ１とトランジスタ２１のコレクタ・エ
ミツタ間電圧がほぼ同じとなるように、ダイオー
ドクランプを挿入する方法とか、製造プロセスを
細かく制御して特性のバラツキを小さく抑えるこ
とにより電流ミラー回路の誤差を押える等の方法
がる。
まざまな工夫を行なつている。一例としては、ト
ランジスタ１とトランジスタ２１のコレクタ・エ
ミツタ間電圧がほぼ同じとなるように、ダイオー
ドクランプを挿入する方法とか、製造プロセスを
細かく制御して特性のバラツキを小さく抑えるこ
とにより電流ミラー回路の誤差を押える等の方法
がる。
これらの改善方法は、回路が複雑になるとか製
造プロセス制御が細かいため製造歩留を悪化する
等の好ましくない点があつた。
造プロセス制御が細かいため製造歩留を悪化する
等の好ましくない点があつた。
本発明は、かかる欠点の大部分を解決し、簡単
な回路で特性の優れた高入力インピーダンスの差
動増幅器を提供し、差動増幅器の応用分野を拡大
せんとするものである。
な回路で特性の優れた高入力インピーダンスの差
動増幅器を提供し、差動増幅器の応用分野を拡大
せんとするものである。
以下に図面を用いて本発明を詳細に説明する。
第３図は本発明の第１の実施例を示す回路接続
図である。第３図において第１図と同じ個所は同
じ番号を用いている。第３図は第１図とはちがつ
て電流源をトランジスタ３１（および３２）より
なるトランジスタ１および２とは異なる導電形の
差動増幅段とエミツタ抵抗３４（および３５）と
電流源３３より構成している電流源３３の電流値
ＩSを、電流源３の電流値I0とトランジスタ１お
よび２の直流電流増幅率ｈFEと関係させ、 ＩS＝Ｉ０／１＋ｈＦＥ ………(16) 式（16）となるように設定する。
図である。第３図において第１図と同じ個所は同
じ番号を用いている。第３図は第１図とはちがつ
て電流源をトランジスタ３１（および３２）より
なるトランジスタ１および２とは異なる導電形の
差動増幅段とエミツタ抵抗３４（および３５）と
電流源３３より構成している電流源３３の電流値
ＩSを、電流源３の電流値I0とトランジスタ１お
よび２の直流電流増幅率ｈFEと関係させ、 ＩS＝Ｉ０／１＋ｈＦＥ ………(16) 式（16）となるように設定する。
第３図において入力端子８および９が同電位の
場合を考える。このときトランジスタ１のベース
電流は ＩB１＝1/2Ｉ０／１＋ｈＦＥ ………(17) 式（17）となる。トランジスタ３１のコレクタ電
流は ＩC31＝1/2・ｈＦＥ３１・ＩＳ／１＋ｈＦＥ３１ ＝1/2・ｈＦＥ３１／１＋ｈＦＥ３１・Ｉ０／
１＋ｈＦＥ………(18) 式（18）より求する。入力端子８の入力バイアス
電流Ｉioは Ｉio＝ＩB１−ＩC31＝Ｉ０／２・１／１＋ｈＦＥ・１
／１＋ｈＦＥ３１…… (19) 式（19）となり、入力バイアス電流は十分に小さ
くなつている。
場合を考える。このときトランジスタ１のベース
電流は ＩB１＝1/2Ｉ０／１＋ｈＦＥ ………(17) 式（17）となる。トランジスタ３１のコレクタ電
流は ＩC31＝1/2・ｈＦＥ３１・ＩＳ／１＋ｈＦＥ３１ ＝1/2・ｈＦＥ３１／１＋ｈＦＥ３１・Ｉ０／
１＋ｈＦＥ………(18) 式（18）より求する。入力端子８の入力バイアス
電流Ｉioは Ｉio＝ＩB１−ＩC31＝Ｉ０／２・１／１＋ｈＦＥ・１
／１＋ｈＦＥ３１…… (19) 式（19）となり、入力バイアス電流は十分に小さ
くなつている。
入力端子８と９の間に差動電圧が印加され、ト
ランジスタ１が導通状態、トランジスタ２が非導
通状態のときを考える。このとき、トランジスタ
１のベース電流ＩB１、トランジスタ３１のコレ
クタ電流ＩC31および入力バイアス電流Ｉioはそれ
ぞれ ＩB１＝Ｉ０／１＋ｈＦＥ ………(20) ＩC31＝ｈＦＥ３１／１＋ｈＦＥ３１・Ｉ０／１＋ｈ
ＦＥ………(21) Ｉio＝ＩB１−ＩC31＝I0・１／１＋ｈＦＥ・１／１＋
ｈＦＥ３１…… (22) 式（20），（21）および（22）より求まる。式
（22）より、差動電圧が印加された時も、入力バ
イアス電流は十分に小さい。
ランジスタ１が導通状態、トランジスタ２が非導
通状態のときを考える。このとき、トランジスタ
１のベース電流ＩB１、トランジスタ３１のコレ
クタ電流ＩC31および入力バイアス電流Ｉioはそれ
ぞれ ＩB１＝Ｉ０／１＋ｈＦＥ ………(20) ＩC31＝ｈＦＥ３１／１＋ｈＦＥ３１・Ｉ０／１＋ｈ
ＦＥ………(21) Ｉio＝ＩB１−ＩC31＝I0・１／１＋ｈＦＥ・１／１＋
ｈＦＥ３１…… (22) 式（20），（21）および（22）より求まる。式
（22）より、差動電圧が印加された時も、入力バ
イアス電流は十分に小さい。
なおエミツタ抵抗３４および３５は、差動増幅
器を比較回路に使用するときは特に必要としない
が、増幅回路として使用する際には、エミツタ抵
抗３４および３５により、トランジスタ３１およ
び３２により構成される差動増幅器の利得を調整
し、入力バイアス電流の差動電圧に対する特性を
改善できる。
器を比較回路に使用するときは特に必要としない
が、増幅回路として使用する際には、エミツタ抵
抗３４および３５により、トランジスタ３１およ
び３２により構成される差動増幅器の利得を調整
し、入力バイアス電流の差動電圧に対する特性を
改善できる。
第４図は本発明の第２の実施例を示す回路接続
図である。
図である。
第４図において、第１図、第２図および第３図
と同じ個所は同じ番号を用いている。
と同じ個所は同じ番号を用いている。
第４図は第３図における負荷４および５をそれ
ぞれ能動負荷４４および４５と置換し、電流源３
３をトランジスタ４３に置換したものである。ダ
イオード４１および４２はトランジスタ４３が飽
和するのを防ぐためのレベルシフト用として使用
している。更にダイオード４１および４２は、入
力端子８および９間に印加される差動入力電圧を
トランジスタ１および２で差動電圧電流変換され
た信号を、差動電流電圧変換しトランジスタ３１
および３２で構成された差動増幅段の入力電圧と
している。このため、トランジスタ１および２に
より構成された差動増幅段に印加される差動電圧
に応じたＩB補償電流を供給することができる。
ぞれ能動負荷４４および４５と置換し、電流源３
３をトランジスタ４３に置換したものである。ダ
イオード４１および４２はトランジスタ４３が飽
和するのを防ぐためのレベルシフト用として使用
している。更にダイオード４１および４２は、入
力端子８および９間に印加される差動入力電圧を
トランジスタ１および２で差動電圧電流変換され
た信号を、差動電流電圧変換しトランジスタ３１
および３２で構成された差動増幅段の入力電圧と
している。このため、トランジスタ１および２に
より構成された差動増幅段に印加される差動電圧
に応じたＩB補償電流を供給することができる。
以上述べた第１の実施例および第２の実施例に
おいて全てのトランジスタおよびダイオードの極
性を逆極性とし、電源電圧および電流源を逆極性
とした差動増幅器も入力バイアス電流が小さく高
入力インピーダンスで優れた特性であることは明
らかである。
おいて全てのトランジスタおよびダイオードの極
性を逆極性とし、電源電圧および電流源を逆極性
とした差動増幅器も入力バイアス電流が小さく高
入力インピーダンスで優れた特性であることは明
らかである。
以上述べた如く、本発明によれば簡単な回路構
成で特性の優れた高入力インピーダンスの差動増
幅器が得られる。
成で特性の優れた高入力インピーダンスの差動増
幅器が得られる。
第１図はＩB補償方法の原理を示す回路接続
図、第２図は従来のＩB補償方法の回路接続図、
第３図は本発明の第１の実施例を示す回路接続
図、第４図は本発明の第２の実施例を示す回路接
続図である。 １，２，２１，２４……NPNトランジスタ、
３，６，７，３３……電流源、４，５……負荷、
８，９……入力端子、１０，１１……電源端子、
１２，１３……出力端子、２２，２３，２５，２
６，３１，３２，４３，４４，４５……PNPトラ
ンジスタ、４１，４２……ダイオード。
図、第２図は従来のＩB補償方法の回路接続図、
第３図は本発明の第１の実施例を示す回路接続
図、第４図は本発明の第２の実施例を示す回路接
続図である。 １，２，２１，２４……NPNトランジスタ、
３，６，７，３３……電流源、４，５……負荷、
８，９……入力端子、１０，１１……電源端子、
１２，１３……出力端子、２２，２３，２５，２
６，３１，３２，４３，４４，４５……PNPトラ
ンジスタ、４１，４２……ダイオード。
Claims (1)
- １ トランジスタ差動増幅器において、差動増幅
を行う第１差動増幅段を構成する、互のエミツタ
電極を接続した第１および第２のトランジスタ
と、第１差動増幅段にベース電流を供給する、前
記第１差動増幅段と相異なる導電型の第２の差動
増幅段を構成する、互のエミツタ電極を接続した
第３および第４のトランジスタを有し、第１およ
び第２トランジスタのそれぞれのコレクタ電極に
第３および第４のトランジスタのベース電極をそ
れぞれ接続し、第１および第２のトランジスタの
それぞれのベース電極に第３および第４のトラン
ジスタのコレクタ電極をそれぞれ接続してなる差
動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15254778A JPS5578611A (en) | 1978-12-08 | 1978-12-08 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15254778A JPS5578611A (en) | 1978-12-08 | 1978-12-08 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5578611A JPS5578611A (en) | 1980-06-13 |
| JPS6119136B2 true JPS6119136B2 (ja) | 1986-05-15 |
Family
ID=15542838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15254778A Granted JPS5578611A (en) | 1978-12-08 | 1978-12-08 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5578611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326832U (ja) * | 1989-07-26 | 1991-03-19 |
-
1978
- 1978-12-08 JP JP15254778A patent/JPS5578611A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326832U (ja) * | 1989-07-26 | 1991-03-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5578611A (en) | 1980-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| US4059808A (en) | Differential amplifier | |
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| JP3390093B2 (ja) | 差動増幅器 | |
| JPH0143485B2 (ja) | ||
| JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
| US4366445A (en) | Floating NPN current mirror | |
| JPH0247883B2 (ja) | ||
| JPS6119136B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| US4529946A (en) | Differential amplifier circuit | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH051649B2 (ja) | ||
| US4047118A (en) | Transistor amplifier circuit | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0113453Y2 (ja) | ||
| JPH0697744A (ja) | 電圧／電流変換回路 | |
| JPS6221059Y2 (ja) | ||
| JPS6228884B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0115224Y2 (ja) | ||
| JPH05175754A (ja) | 差動増幅器 |