JPH01258017A - マルチｃｐｕシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 電源電圧の瞬停等を検出する回路がメインＣＰＵおよび
サブＣＰＵにそれぞれ設けられている。メインＣＰＵの
検出回路の感度がサブＣＰＵの検出回路の感度よりも低
く設定されている。瞬停等の検出によってサブＣＰＵが
スタンバイ状態になったとしても、メインＣＰＵがサブ
ＣＰＵを起動することがてきる。

発明の背景 この発明は、メインＣＰＵ　（マスタＣＰＵ）とこれに
接続されたサブＣＰＵ　（スレーブＣＰＵ）とから構成
されるマルチＣＰＵシステムに関し。

とくに瞬停対策が施こされたマルチＣＰＵシステムに関
する。

瞬停は瞬間的に供給電圧が低下することを意味し、これ
には種々の原因がある。たとえばマルチＣＰＵシステム
が電池（バッテリイ）により駆動されるものである場合
には、振動等によって電池端子の接触に一時的に不良が
生じたときに瞬停になる。また、マルチＣＰＵシステム
によって、ｔ１Ｗされる電気的要素（たとえばモータや
ソレノイド等）に過大電流が流れたときにも、供給電圧
が低下することがある。

このような瞬停に対処するために瞬停の検出回路が設け
られ、瞬停の検出があったときにはＣＰＵがスタンバイ
状態となる。これにより瞬停に基づ＜　ＣＰＵの誤動作
、ｋＡ走等が未然に防止される。

調停は瞬間的な電源電圧低下であるから、？ｌＸｌＸ圧
電圧復旧後だちにマルチＣＰＵシステムが動作を再開す
るように構成しておくことが好ましい。しかもこの動作
再開はできる限り外部からの操作入力を要求することな
く自動的に行なわれることが望ましい。

発明の概要 この発明は、瞬停が生じたときにもＣＰＵの暴走等を未
然に防止しつるとともに、復旧時にはすみやかに動作の
再開が可能なマルチＣＰＵシステムを提供するものであ
る。

この発明によるマルチＣＰＵシステムはメインＣＰυと
これに接続された少なくとも１台のサブＣＰυとから構
成される。各ＣＰＵには、主電源電圧が所定のスレシホ
ールド・レベル以下に低下したことを検出する検出回路
が設けられている。

検出回路から主電源電圧低下検出信号が与えられたとき
に対応するＣＰＵはスタンバイ状態に移行する。

メインＣＰＵの検出回路のスレシホールド・レベルはサ
ブＣＰＵの検出回路のスレシホールド・レベルよりも低
い電圧に設定されている。すなわちサブＣＰＵの検出回
路は主電源の電圧低下（瞬停）を敏感にセンスしてスタ
ンバイ状態に移行する。

メインＣＰＵはスタンバイ状態に移行したサブＣＰＵを
起動する手段を備えている。したがって、サブＣＰＵが
スタンバイ状態に移行したときにはこのサブＣＰＵはメ
インＣＰＵによって起動され、その動作を再開し、自動
的な復旧処理が行なわれる。

メインＣＰＵの検出回路のスレシホールド・レベルはサ
ブＣＰＵの検出回路のそれよりも低く。

鈍感であるから、メインＣＰυがサブＣＰＵよりも先に
スタンバイ状態に移行することはない。したがって、サ
ブＣＰＵはスタンバイ状態に移行したときには常にメイ
ンＣＰＵによって起こされ動作をスタートすることがで
きる。

メインＣＰＵは補助電源によって常にバックアップされ
てい゛るので、たとえスタンバイ状態に移ったとしても
外部からのスイッチ入力たとえば電源スイツチ入力によ
って起動され得る。

このようにして、この発明によると瞬停等が生じたとし
てもＣＰＵの８走等を未然に防止し得。

しかもすみやかにかつ自動的に復旧動作を行なうことが
できる。

以下この発明をマルチＣＰＵシステムによって制御され
るスチルφビデオ・カメラに適用した実施例について詳
述するが、この発明は他の装置。

機器にも適用できるのはいうまでもない。

実施例の説明 （１）システム構成 第１図はスチル・ビデオφカメラのシステム構成を示し
ている。

このスチル・ビデオ・カメラは３台の制御装置すなわち
システム制御装置１０．撮影制御装置３０および記録制
御装置７０によって制御される。これらの制御装置１０
．３０．７０はいずれもＣＰＵ　（たとえばマイクロプ
ロセッサ）、そのプログラムおよび必要なデータを記憶
するメモリ（ＲＡＭ、ＲＯＭ等）、ならびに必要なイン
ターフェイス回路から構成されている。システム制御装
置ｌＯのＣＰＵがメイＪＣＰＵであり、スチル・ビデオ
・カメラの全体的な動作を統括する。撮影制御装置３０
および記録＄１１御装置フ０のＣＰＵはサブＣＰＵであ
り、上記メインＣＰＵからの指令に応じて動作する。撮
影制御装置３０はフォーカシング、絞り、シャ７り速度
、ズーム等の撮影に関する制御を行なう。記録制御装置
７０は、ディスク・モータ３の駆動、磁気へラド２のロ
ード／アンロード、磁気ヘッド２の移送等のビデオ・フ
ロッピィ１へのビデオ信号の記録に関する制御を行なう
。これらの制御装置、０．３０．７０はシリアル伝送ラ
イン（後述するように５本のラインを含む）によって相
互に結ばれておす、後述する所定のタイミングで交信す
る。

１す生写（再生アダプタ）９０も接続可能であり。

−ノ再生写９０はビデオ・フロッピィ１から読出さレタ
ビデオ信号を復調しかつたとえばＮＴＳＣ７オーマツト
のカラー・ビデオ信号に変換して出方する。再生器９０
もまたＣＰＵおよびメモリを含み、このＣＰＵは上記メ
インＣＰＵに対するサブＣＰＵとして位置づけられる。

スチル・ビデオ・カメラには開閉自在なパケットカ設け
られており、開放されたパケット内にビデオ、フロッピ
ィ１″が挿入され、その後このパケットが閉じられたと
きにビデオ・フロッピィ１１；ディスク・モータ３のス
ピンドルにチャッキングされる。

ビデオ・フロッピィ１には複数（たとえば５０）本ノド
ラック（たとえばトラック・ピッチ１０〇−）が同心円
状に設けられており、撮影処理によって、１または２ト
ラツクに１フイールドまたは１フレ一ム分（１駒分）の
ＦＭ変調されたカラー・ビデオ（２号（輝度信号６色差
信号等を含む）が磁気記録される。ビデオ・フロッピィ
１の磁気記録面上に同心円状に設けられた５０本のトラ
ックには、外側のものから順にＮｏ、１〜Ｎｏ、５０ま
でのトラック魔が付けられている。ホームφポジシラン
ＨＰ（原点位置または待機位置）はＮｏ、ｌのトラック
の外側にあり、エンド・ポジションＥＰはＮｏ、５０の
トラックの内側にある。

システム制御装置１０には電源スイッチＩｆｔ、各種モ
ードφスイッチ１１〜１４．シャッタのレリーズ・ボタ
ン１５等のスイッチ入力信号、ビデオ・フロッピィを収
めるパケットの開閉状態（および必要ならばビデオ・フ
ロッピィの有無）を検出するパケット−スイッチ７の検
出信号、ビデオ台フロッピィ１の装着箇所付近の湿度を
Ｍｌ定する結露センサ８の検出信号等が入力する。設定
されるモードには、フレーム記録かフィールド記録かを
表わすフレーム／フィールド・モード、ビデオ拳フロッ
ピィに記録しない空トラツクを設けるスキップ・モード
、空トラツクへの記録を行なうエデイツト（編集）モー
ド等がある。これらの設定された。

モード、記録しようとするトラック徹、その他め情報は
液晶表示器２１に表示される。この表示器２１はシステ
ム制御！ｊｔｌ　１０とバス接続されている。また結露
検出、その他の異常状態が生じたときにはブザー２２が
５鳴される。結露検出は表示器２１に表示してもよい。

シャッタ・レリーズ・ボタン１５は２段ストローク・タ
イプのもので、第１段階の押下でスイッチＳ！が、ボタ
ンＩ５をさらに押下する第２段階によ１てスイッチＳ２
がそれぞれオンとなる。スイッチＳ１がオンになるとデ
ィスク−モータ３が１％ｉされる。この後、スイッチＳ
２がオンとなると撮影と記録とが行なわれる。

！Ｉ像光学系は、ズーム・レンズ系３１．被写体像１１
させるための撮像レンズ系３２．絞り３３．入↓１先の
一部を酸１光索子５１に入射させるために偏向するビー
ム・スプリッタ３４．赤外線遮断フィルタ３５およびシ
ャッタ３６から構成されている。測光素子５１の照度検
出信号は対数増幅器５２を経て撮影制御装置３０に人力
する。撮影制御装置３０によって。

測光素子５１によって検出された入射光照度に基づいて
絞り値およびシャッタ速度を算出する処理。

決定された絞り値に基づく絞り３３の制御、同じく決定
されたシャッタ速度に基づくシャッタ３Ｂの開閉制御が
行なわれる。絞り３３の開閉はドライバ４７によって駆
動される絞すモータ４８によって行なわれる。絞り３３
の開、閉の限界位置を検出するためのスイッチ４９も設
けられている。シャッタ３Ｂの先蟇、後幕のラッチ解除
、その巻上げは、ドライバ５３によって駆動されるシャ
ッタ・モータ５４を含むシャッタ駆動装置によって実行
される。モータ５４の回転角度はロータリイ・エンコー
ダ５５で検出され、装置３０にフィードバックされる。

カラー・センサ６１の色検出信号はホワイト・バランス
処理回路８２において所定の処理が加えられたのち装置
３０に人力する。このホワイト・バランス−データは信
号処理回路７１の後述する可変利得増幅回路におけるＲ
、Ｇ、Ｂ信号の増幅利得ルリ御のために用いられる。

被写体までの距離をβｊ定するために、赤外光発光ダイ
オードＣ３とその反射光を受光する受光素子６４が設け
られ、受光素子６４の出力信号に基づいてフォーカシン
グ処理回路６５で被写体までの距離を表わすデータが得
られる。このデータを用いて装置３０の制御の下にドラ
イバ４５を介してオート・フォーカス−モータ４６が駆
動され、フォーカシング制御が行なわれる。

さらに、ズームの程度を入力するためのテレ。

ワイド・スイッチ３８．３９からの信号に応答して制御
装置３０によってドライバ４１を介してズーム・モータ
４２が駆動され、所定の倍率に設定される。

モータ４２の回転角はロータリイ・エンコーダ４３によ
って検出され、装置３０にフィードバックされる。

撮像光学系の焦点面には、たとえばＣＣＤなどの２次元
撮像セル・アレイからなる３原色用の固体電子撮像デイ
バイス３７が配置されている。

シャッタ３Ｃが開かれたときに撮像デイバイス３７に蓄
積された画像データは、信号処理回路７１から与えられ
る垂直、水平同期信号に同期してシリアルなスチル・ビ
デオ信号（Ｒ，Ｇ、Ｂ）として読出され、信号処理回路
７１に人力する。

信号処理回路７１は発振回路を含み、この発振回路の出
力信号から垂直基準信号ＶＤおよび基準クロック信号を
作成して出力する。垂直基準信号ＶＤはシステム＄制御
装置１０．撮影制御装置３０および記録制御装置７０に
与えられ、これらの装置における動作タイミングのＵ準
となる。Ｍｌクロック信号はサーボ制御回路８０に与え
られる。後述するようにビデオ・フロッピィ１の回転の
基準位相を表わす位相パルスＰＧが信号処理回路７１．
　　システム制御装置ｌＯ９記録制御装置７０および再
生５９０１＝与えられている。記録制御装置フ０から与
えられるリセット信号によって、信号処理回路７１にお
いて垂直基準信号ＶＤが位相パルスＰＧと一定の位相関
係を保つように調整される。信号処理回路７１はまた位
相パルスＰＧと一定の位相関係をもつ垂直、水平同期信
号を発生する。

信号処理回路７１はさらに、入力するスチル・ビデオ信
号（Ｒ，Ｇ、Ｂ）の前置増幅回路、可変利得増幅回路（
ホワイト・バランス：Ｉｓ整回路）およびプロセス・マ
トリクス回路を備えている。プロセス・マトリクス回路
において輝度信号Ｙおよび２つの色差信号Ｒ−Ｙ、Ｂ−
Ｙが作成される。これらの色差信号Ｒ−Ｙ、Ｂ−Ｙは次
に線順次化回路７２でＩＨごとに線順次化される。輝度
信号Ｙおよび線順次化された色差信号はプリエンファシ
ス回路（図示路）を経てＦＭ変調回路７３．７４におい
てそれぞれ異なる周波数帯域でＦ　Ｍ変調され１合成回
路７５で合成される。

追加情報信号をフロッピィ・ディスク１のトラックに記
録することも可能である。追加情報信号とは音響信号（
ナレーション等の音声、音楽等を表わす）や表示信号（
たとえば文字情報を表わす）を意味する。この追加情報
信号はマイクその他の人力装置（図示路）から信号処理
回路７１に入力され、所定のフォーマットに変換されて
輝度信号Ｙのラインに出力される。追加情報信号Ｓは輝
度信号Ｙにｆｆ１畳される場合もあるし、この信号Ｓの
みをビデオ・フロッピィ１の所定のトラックに記録する
場合には単独で出力される。

さらにビデオ・フロッピィにはデータ多重記録も可能で
ある。この多重記録されるデータはイニシャル・ビット
、フィールド／フレームφデータ、トラック番地（Ｎｏ
、）データ、年月日データおよびユーザ使用データから
構成される。これらのデータはシステム制御装置ｌＯか
ら与えられ、信号処理回路７１でＤ　Ｐ　Ｓ　Ｋ　（Ｄ
ｉｒｒｅｒｅｎｔｌａｌ　ＰｈａｓｅＳｈｌｒｔ−Ｋｅ
ｙｌｎｇ）変調され、上述のＦＭ変調ビデオ信号ととも
に合成回路７Ｂで合成されて記録増幅回路７７に入力す
る。

ビデオ拳フロッピィ１の所定トラックに撮像した被写体
のスチル・ビデオ信号等を書込むための磁気ヘッド２（
フレーム記録が可能となるように相互に隣接トラックに
位置する間隔で２個設けられている）は、その移送駆動
制御装置によってビデオ番フロッピィ１の径方向に移動
自在に支持されかつ同方向に移送υＩ御される。この移
送駆動制御装置はステップ−モータ８７およびそのドラ
イバ８６を含む。記録１；’！御２置７０は、磁気ヘッ
ド２の移ａ方向および移送ユについての指示を移送駆動
側ｇｇ装置に与える。磁気ヘプト２がホーム・ポジショ
ンＨＰに至ったことを検出するホーム等ポジション・ス
イッチ６も設けられ５　このスイッチ６の検出信号は記
録制御装置７０に与えられる。

停止しているビデオ・フロッピィ１に磁気ヘッド２が長
時間にわたって接触することに帰因してフロッピィに痕
跡が生じるのを防ぐためにヘッド、ロード装置が備えら
れている。この装置はヘッド、ロード・ソレノイド８５
とそのドライバ８４とを含り、記録制御装置７０の制御
の下に、記録時またハ再生時にのみ（ビデオ・フロッピ
ィ１が回転しているとき）、または、Ｋ　ｌ？Ｘが投入
されている間のミ’ｅＩ　Ｒへラド２がビデオ・フロッ
ピィ１に接触するように、ａのときにはフロッピィ１か
ら離れるように、磁気ヘッド２を変位（進退）させる。

磁気へラド２と回転するビデオ・フロッピィ１とのタッ
チングを良好にするために、ビデオ・フロッピィ１を挟
んで磁気へラド２の反対側には規整板（図示時）が設け
られている。また、ビデオ・フロッピィ１のコアには、
チャッキング用永久磁石の漏洩磁束を検出してビデオ・
フロッピィ１が所定角度位置に至りたときに位相検出信
号を出力する位相検出器５が近接している。この位相検
出器５の出力検出信号は位相パルス発生回路（波形整形
回路）８２で波形整形されて位相パルスＰＧとして出力
され、上述したように装Ｆｉ１１０．７０゜９０、回路
７１および記録ゲート回路７８に入力する。

位相パルスＰＣはビデオ・フロッピィ１の一回転ごとに
１個発生することになる。

ディスク・モータ３はそのドライバ８１によって駆動さ
れる。ディスクψモータ３の回転数は周波数発生器４に
よって検出され、この周波数発生器４から出力される。

モータ３の回転数に比例した周波数の検出信号はサーボ
制御回路８０に入力する。サーボ制御回路８０は、信号
処理回路７１から入力する基準クロック信号および検出
器４から入力する周波数検出信号に基づいて、モータ３
を一定回転数（たとえば３．８００ｒ、ｐ、＊、）で定
速回転するように制御する。サーボ制御回路８０はまた
。記録制ｇＩ！装置７０からの指令に応じてモータ３の
起動、停止を行なう。

：己ｉｉ増幅回路７７で増幅されたスチル・ビデオ信号
等は記録ゲート回路７εに入力する。そして記録制御装
置７０から記！ｊ指令が与えられたときにこのゲート回
路７８は入力する位相パルスＰＧのタイミングでそのゲ
ートを次の位相パルスが入力するまでの間、開く。これ
によりビデオ信号等は磁気へラド２に与えられ、スチル
・ビデオ信号等のビデオ・フロッピィ１の所定トラック
への記録が行なわれる。この記録はビデオ・フロッピィ
１が１に転する間にのみ行なわれる。これはフィールド
２　ｕの場合である。フレーム記録の場合にはゲート回
路７８はビデオ・フロッピィ１の２回転の間そのゲート
を開き、ビデオ・フロッピィ１の第１回目の回転で一方
のへラド２によっであるトラックに箱１フィールド目の
ビデオ信号が、第２回目の回転で他方のへラド２によっ
てそれに隣接するトラックに第２フイールド目のビデオ
信号がそれぞれ記録される。

磁気へラド２によるビデオ・フロッピィ１からのビデオ
信号等の再生も可能である。磁気ヘッド２から読取られ
たＦＭ変調ビデオ信号等は同じようにゲート回路７８を
経て増幅回路７７で増幅されてエンベロープ検波回路８
３および再生器９０に与えられる。この再生は再生モー
ドのみならず、記録モードにおいてもトラック・サーチ
処理のために用いられる。

エンベロープ検波回路８３は、磁気へラド２の読取信号
、すなわちビデオ・フロッピィ１のトラックに記録され
ていたＦＭ変調ビデオ信号のエンベロープ（包絡＃ｊＡ
）を検出してこれに応じた電圧信号を出力する検波回路
であり、　Ａ／Ｄ　（アナログ／ディジタル）変換回路
を含む。エンベロープを表わす電圧信号はＡ／Ｄ変換回
路でディジタル量に変換され、たとえば２５Ｂの量子化
レベルを表わす８ビツト・ディジタル信号に変換されて
記録制研装置７０に入力する。

エンベロープ検波信号は、ビデオ・フロッピィ１上のト
ラックが未記録であるか記録済であるかを記録制御装置
７０が判定するために用いられる（トラック・サーチ処
理）。磁気へラド２をトラックを横切るように移送した
ときに検波信号のレベルが所定のスレシホールド・レベ
ルに達していなければそのトラックは未記録であり、ス
レシホールド・レベルに達していた場合にはそのトラッ
クは記録済である。

必要ならば記録チエツク処理においてもまたエンベロー
プ検波１２号が用いられる。記録チエツク処理とは、撮
影したスチル・ビデオ信号を磁気へラド２によって上述
のように所定のトラックに記録したのち、この記録が確
かに行なわれたかどうかをチエツクするもので、エンベ
ロープ検波信号が所定のスレシホールド・レベル以上で
あれば記録が行なわれたと判断される。

（２）交信システム 第２図はシステム制御装置１０．撮影制御装置３０およ
び記録制御装置７０（および再生器９０）を接続するシ
リアル伝送ラインの具体例を示している。

このシリアル伝送ラインは５木のラインかう構成され、
各ライン上をシリアル・クロック信号ＳＣＫ、　　出力
信号Ｓ　、入力信号Ｓ　、とシイ（レディ）信号ＢＵＳ
Ｙ　（ＲＥＡＤＹ）およびリクエスト信号（ＲＥＱＵＥ
ＳＴ）がそれぞれ伝送される。制御装置１０、３０．７
０　（および再生２ｇ９０）に通じる各ラインはワイヤ
ードＯＲで相互に結ばれている。たとえば、システム制
御袋２１０のシリアル・クロック信号ＳＣＫのラインは
、他の制御装置３０．７０（および再実器９０）のシリ
アル・クロック信号ラインとワイヤードＯＲで結ばれて
いる。他のラインも同様である。

シリアル−クロック信号（ＳＣＫ）はシステム制御装置
ｌＯから出力され、交信される信号の同期をとるために
使用される。システム制御装置１ｏの出力信号Ｓ０は他
の制御装置３０．７０（および再生Ｗ　９０）の人力信
号ＳＩとなり、逆に制御装置３０゜７０（および再生器
９０）の出力信号Ｓ　は制御装置１０の入力信号Ｓ１と
なる。ビジィ信号ＢＵＳＹおよびリクエスト信号ＲＥＱ
ＵＥＳＴは撮影制御装置３０および記録制御装置７０（
および再生器９０）から出力され９　システム制御装置
１０に与えられる。各制御装置１０．３０．７０　（お
よび再生器９０）には交信処理においてそれらを指定す
るためのアドレスが割当てられている。

これらの制御装置１０．３０．７０　（および再生器９
０）における交信のためのインターフェイス回路の一例
が第３図に示されている。この回路の説明に先だち、交
信のやり方および信号Ｓ　の形態について第４図および
第５図を参照して述べておく。

上述したように、スチル・ビデオ・カメラにおいては、
ビデオ・フロッピィ１の１回転ごとに位相パルスＰＣが
発生する。１フイ一ルド分のスチル・ビデオ信号は隣接
する２つの位相パルスＰＧ間においてビデオ・フロッピ
ィ１に記録される。

したがって、スチル・ビデオ・カメラの基本的な動作は
位相パルスＰＧを基準に（したがって、後に分るように
垂直基準信号ＶＤ８基準に）これと同期をとって行なわ
れる。

第４図はスチル・ビデオ・カメラ・システムにおける基
本的な信号のタイム・チャートを示している。垂直基準
信号ＶＤと垂直同期信号ｖ　５ｙｎｃは上述のように信
号処理回路７１で発生するが、これらの信号ＶＤ、　Ｖ
ｓｙｎｃは位相パルスＰＣと所定の位相関係を保って同
期するように制御される。たとえば垂ＩＩＩ基準信号Ｖ
Ｄは位相パルスＰＣから４Ｈ（ＩＨは水平走査期間）遅
れて、垂直同期信号Ｖｓ、ｙｎｃは７Ｈ遅れて発生する
。これらの信号ＰＣ，ＶＤ、Ｖｓｙｎｃの周期は垂直走
査期間１ｖ（１／ｌｉＯ秒−１８．６禦ｓ）に等しい。

制御装置１Ｏ１３０，７０（および再生器９０）間にお
ける交信もまた垂直基準信号ＶＤを基準として行なわれ
る。

一方、垂直基準信号ＶＤを基準としたタイミングで行な
われる重要な処理に、垂直基準信号ＶＤが位相パルスＰ
Ｇと所定の位相関係にあるかどうかを判定する処理、お
よびサーボ制御回路８０によって回転制御されるディス
ク・モータ３の回転転が所定回転数に違したかおよびそ
の回転数に保％＾ かれているかどうかの判定処理（サーボロック判定処理
）がある。これらの位相関係判定処理およびサーボロッ
ク判定処理は記録制御装置ＴｏのサブＣＰＵによって実
行されるが、これらの処理はきわめて高い精度が要求さ
れるものであるので（すなわち、短い時間間隔のＩＪ定
処理が含まれているノテ）、上記サブＣＰＵはこれらの
処理に専念することが必要である。したがってサブＣＰ
Ｕがこれらの処理を行なっている時間帯においては、シ
ステム制御装置Ｉ￥ｌＯのメインＣＰＵとの交信処理を
之けることが好ましい。一般に交信処理における割込、
には高い優先順位が与えられるので、もしサブｃＰＵが
サーボロック判定処理等を行なっているときに交信のた
めの割込が入り、サブＣＰＵが割込処理ルーチンに進ん
だとすると、サーボロックｉＪＩ定処理等に高い精度が
保てなくなってしまうおそれがあるからである。

そこで第４図に示すように、垂直基準信号ＶＤから始ま
る１ｖの期間が前半部と後半部（たとえばいずれもＶ／
２の期間）とに分けられ、前半部にサーボロック判定処
理等が割当てられ、交信処理は後半部に限定されている
。前半部と後半部の期間の管理はシステム＄制御装置Ｉ
ＯのメインＣＰＵによって行なわれ、第２図に示すよう
にシステム制御装置１０は期間の管理のためのタイマを
備えている。

前半部の期間をＶ／２に限定する必要は全くなく、前半
部の処理のために要する時間と後半部の処理のために要
する時間とのかねあいで定めればよい。たとえば８上記
のサーボロック判定処理および位相関係ｉ（定処理に要
する時間は４ａ＋ｓ程度であるので、これらの処理のみ
を考慮した場合には前半部の期間はもっと短くてもよい
。

第４図に例示されているように、このスチル・ビデオ・
カメラ・システムでは、ＩＶの前半部の期間においては
次のような処理が行なわれる。すなわち、上述した記録
制御装置７０におけるサーボロック判定処理等、システ
ム制御装置１０における電源スイッチ１６．各種モード
愉スイッチ１１〜１４゜シャッタ・レリーズ・ボタン１
５等のキースキャン処理、このキースキャン処理に基づ
く制御装置３Ｑ、　７０に対するコマ゛ンド作成を含む
電文編集処理、他の制御装置３０．７０等における測定
データ等のデータ収集処理、それに基づく電文編集処理
。

その他の処理が行なわれる。１ｖの後半部の期間におい
ては、交信処理に加えて、各制御装置１０゜３０、７０
等において交信に付随するコマンドの実行、その他の処
理が行なわれる。

上述のように交信処理が１ｖの後半部に制限されている
ので、これを迅速に行なう必要がある。

電文ｇ実処理を１ｖの前半部に割当てることによって、
後半部の交信処理中に電文編集等の処理を行なう必要が
なくなるので、短時間であっても充分な交信が可能とな
る。

電文の編集は、ｍ６図に示すように、ファースト・イン
・ファースト・アウト（ＦＩＦＯ）パフファに、送信す
べきアドレス、コマンド、データを送信する順序でスト
アすることによって行なわれる。第６図はシステム制御
装置ｌＯにおいてシャッタ・レリーズ・ボタン１５が押
されたとき（スイッチＳｔの信号人力時）に作成される
電文を示している。システム制御装置ｌＯのメインＣＰ
Ｕは垂直基準信号ＶＤの立上りの時点からキースキャン
処理を開始する。このキースキャン処理によってンヤッ
タ・レリーズψボタン１５のスイッチＳｌがオンとなっ
たことが判明すると、撮影制御装置３０に露光制御のた
めのΔＰ１光処理およびフォーカシング制御のための測
距（被写体までの距Ａｔ測定）処理の開始を指令すると
ともに、記録制御装置７０に対してディスク・モータ３
の始動を指令しなければならない。そこで、メインＣＰ
ＵはスイッチＳｔのオン検出に応答して、第６図に示す
ように、撮影制御装置３０のアドレス、測光スタートの
コマンド、撮影制御装置３０のアドレス、測距スタート
のコマンド、記録制御装置７０のアドレス。

ディスク・モータ始動のコマンド（いずれも８ビツトか
らなる）をＦＩＦＯバブファに送出する順序で入れてい
く。

！］上の処理がＩＶの前半部で終了すれば、ＩＶの後半
部では、メインＣＰｔＪは上記タイマからの割込に応答
して、　ＦＩＦＯバッファに入れたアドレス、コマンド
を後述する交信フローにしたがって出力信号Ｓ　のライ
ンに順次送出することかでき、交信処理を迅速に行なう
ことが可能となる。

このようにしてシステム制御装置ｌＯから与えられたコ
マンドに応答して、各制御装置３０．７０等においては
１■の後半部でそのコマンドの実行処理が行なわれる。

たとえば記録制御装置７０がシステム制御装置１０から
ディスク・モータ始動コマンドを受取ると、制御装置７
０のサブＣＰＵはサーボ制御回路８０に対してモータ３
の駆動指令を出力する。

１ｖの前半部では他の制御装ＦＬ３０．７０等において
も、システム制御装置１０に送るべきデータの収集、そ
のデータを含む電文のＦＩＦＯバッファへの編集処理が
行なわれるのはいうまでもない。

出力信号Ｓ　（人力信号Ｓ、）はアドレス、：。

マントおよびデータのいずれかを含む。すなわち、１回
のイス号送出処理で送出される信号Ｓ。、よ８ビツトか
らなり、アドレス、コマンド、データのいずれか１つに
３当する。したがって、送出すれた信号Ｓ　がアドレス
であるか、コマンドであるか、データであるかを区別で
きるようにしなければならない。

第５図を参照して、アドレス、コマンド、データを＄１
３　Ｔｉに区別するために、送出されるアドレス、コマ
ンド、データに先だって信号Ｓ。に所定のレベル変化が
りえられる。または与えらレナい。信号Ｓ０がアドレス
を含む場合には、信号Ｓ　がＨレベルからＬレベルに一
旦立下ったのもＨレベルに立上り、その後Ｌレベルに立
下る。信号Ｓ　がコマンドを含む場合には信号Ｓ　がＨ
しＯＯ ベルからＬレベルに立下る。信号Ｓ　がデータを含む場
合には信号Ｓ０はＨレベルのままに保持すれる。

このようなイス号Ｓ　のレベル変化と実質的な内容であ
るアドレス、コマンドまたはデータとを区別するために
、アドレス、コマンド、データはシリアル・クロック信
号ＳＣＫに同期して送出される。

信号Ｓ　の内容がアドレスであるか、コマンドであるか
、データであるかを区別するためのインターフェイス回
路について第３図を参照して説明する。第３図に示す回
路は制御装置３０または７０（または再生器９０）に含
まれるものであるためにサブＣＰＵＩＱＯが図示されて
いるが、この回路はシステム制御装ｆｌＯのメインＣＰ
Ｕに対するものとしてもそのままあてはまる。この図に
は信号のパラレル／シリアル（Ｐ／Ｓ）！換回路および
シリアル／パラレル（Ｓ／Ｐ）変換回路が省略されてい
る。

シリアル・クロック信号ＳＣＫはサブＣＰＵ１００に人
力してそのＳＣＫカウンタ（または力′ラント・プログ
ラム）によって計数されるとともに、シリアル・クロッ
ク信号（ＳＣＫ）禁止回路１０１に入力する。このＳＣ
Ｋ禁止回路　１０１はたとえば８ビツト・カウンタであ
って、シリアル・クロック信号ＳＣＫを計数していると
きにその出力がしレベルになり、それ以外のときはＨレ
ベルの出力を発生している。ＳＣＫ禁止回路１０１の出
力はＡＮＤゲート　１０２に入力する。

ＳＣＫ禁止皿路１０１の出力がＨレベルであれば出力信
号Ｓ　（入力信号Ｓ、）はＡＮＤゲート１０２を通過し
てブリップフロップ１０３．　１０４に入力する。フリ
ップフロップ１０３は信号Ｓ　の立上リエツジを検出し
てその出力ＱをＨレベルにするものであり、フリップフ
ロップ１０４は信号Ｓ　の立下りエツジを検出してその
出力ＱをＨレベルにする。これらのブリップフロップ１
０３．　１０４の出力ＱはサブＣＰＵＩＱＱに人力する
。この人力信号をそれぞれＦｌ、Ｆ２とする。

したがって、信号Ｓ０が入力してそのレベルに変化があ
れば、このレベル変化がフリップフロラ１１０３もしく
は　１０４または両方によって検出される。次に信号Ｓ
。の実体（アドレス、コマンド。

２−夕）が入力するときには、シリアル・クロッ、信号
ＳＣＫも入力するので、禁止回″！？Ｊ１０１の出力が
Ｌレベルになり、ＡＮＤゲート　１０２が閉じらし、フ
リップフロップ１０３．　１０４の状態はそのまｕ　１
５される。人力するシリアル・クロック信号ＳＣＫはＳ
ＣＫカウンタにより計数される。

第７図はサブＣＰＵ　（およびメインＣＰＵ）による信
号Ｓ。の識別処理を示している。ＳＣＫカウアタが８を
計数すると（ステップ２０１）、フリラフフロップ１０
３．　１０４の出力信号のレベル、すなわち入力Ｆｌ、
Ｆ２の状態が調べられる（ステップ２０２）。これらの
入力Ｆ’ｌ、Ｆ２がともにＨレベルである場合には（Ｆ
ｌ−１，Ｆ２−１）、信号Ｓｏには立上り１・ゞと立下
り１″と力含まれていたのであるから、信号Ｓ０はアド
レスを含む１（７）と判定される。入力Ｆ１がＬレベル
で、　　Ｆ２す がＨレベルの場合には（Ｆｌ−０，Ｆ２−１）。

１ｑＳ。には立下りエツジが含まれていたのでそレバコ
マンドであると判定される。人力Ｆｌ。

Ｆ２がともにＬレベルであれば（Ｆｌ−０，Ｆ２−〇）
、データであると判定される。

第３図に示すインターフェイス回路と同じ機能をＣＰＵ
のソフトウェアによって実現することももちろん可能で
ある。

（３）交信処理 次に第８図を参照してシステム制御装置ｌＯのメインＣ
ＰＵと撮影制御装置３０および記録制御装置Ｔｏ（およ
び再生器９０）のサブＣＰＵとの間の交信処理手順につ
いて説明する。交信処理の主導権はメインＣＰＵがもっ
ている。

」一連したようにシステム制御装置ｌＯ内のタイマが垂
直基■信号ＶＤの時点から計時動作を開始し、ＩＶの後
半部になったことを検知すると、タイマからメインＣＰ
Ｕにその旨の割込が与えられ第８図に示す交信処理が開
始する。

メインＣＰＵはまず通信要求があるかどうかをチエツク
する（ステップ２１１）。通信要求には２杆類ある。そ
の１つは、上述したようにメインＣＰυのｐｔｒ’ｏバ
ッファにサブＣＰＵに送出すべき１文が編集されている
ことである。もう１つはサブＣＰＵからリクエストｌ？
ＥＱＵＥｓＴ信号が送られてきていること（リクエスト
信号のラインにＨレベルノ信号が現われていること）で
ある。後者の場合にはサブＣＰＵからメインＣＰＵに送
るべき電文（コマンドまたはデータ）があることを意味
する。サブＣＰＵからのリクエストについては後にｄべ
ることとし、ここではまずメインＣＰＵからサブＣＰＵ
にコマンドやデータを送る場合についで説明する。

メインＣＰＵはＦＩＦＯにセットされた最初のアドレス
を読出して信号Ｓ　として送出する（ステラ２２１２）
。この信号Ｓ　には上述したようにアドレスの送出に先
だって立上りエツジと立下りエツジとが付与される。

サブＣＰＵも１ｖの後半部になったことを検知すると（
サブＣＰυにタイマを設けておいてもよいし、メインＣ
Ｐυのタイマから特定のラインでタイマ割込を与えても
よい）、レディ信号ＲＥＡＤＹＦＨレベルにしておく　
（ステップ２３１）。アドレスを含む信号Ｓ　　（Ｓｌ
）を受信すると（ステップ２３２）、サブＣＰＵはビジ
ィ信号ＢＵＳＹを出力しくレディ信号ＲＨＡＤＹをＬレ
ベルにする）（ステップ２３３）、受信した信号中のア
ドレスが自己のアドレスと一致しているかどうかをチエ
ツクする（ステップ２３４）。一致していればレディ信
号ＲＥＡＤＹをＨレベルにして次の処理に進み（ステッ
プ２３５）。

不一致の場合には自己が指定されたのではないのでスタ
ートに戻る。

メインＣＰＵはアドレス信号を送出後、レディ信号のラ
インを監視し、そのラインがＨレベルになったかどうか
をチエツクする（ステップ２１３）。

アドレス信号送出後一定時間が経過してもレディ信号が
送られてこない場合にはエラーが発生したとしてスター
トに戻り、再度同じアドレス信号を出力する（ステップ
２２１）。

レディ信号が入力すれば、メインＣＰＵはＦＩＦＯバッ
ファから次に送るべきコマンドを読出し、立下りエツジ
が付与された信号Ｓ　に含ませて出力する（ステップ２
１４）。

サブＣＰＵはコマンドを含む信号Ｓ　を受信すると（ス
テップ２３Ｂ）、　　ビジィ出力を発生するとともに（
ステップ２３７）、与えられたコマンドを実行する（ス
テップ２３８）。上述したようにサブＣＰＵはＡＦＩ光
開始、モータ始動等を行なう。そしてコマンドの実行が
終るとサブＣＰＵはレディ出力を発生する（ステップ２
３９）。

メインＣＰＵはＨレベルのレディ信号が入力すると１次
に送信すべきデータがあればそのデータを信号Ｓ　とし
て送出しくステップ２１５．２１６）。

レディ信号が再びＨレベルになるのを待つ（ステップ２
１７）。

第６図に示す例のようにサブＣＰＵに送るべきデータが
無い場合にはステップ２１Ｂ、、　　２１７の処理をス
キップしてスタートに戻る。そしてＦＩＦＯバッファか
ら次のアドレスを読出して同じように送出する処理が繰
返される。

メインＣＰＵからサブＣＰＵにデータが送られた場合に
は、サブＣＰＵはそのデータを受信すると（ステップ２
４０）、　　ビジィ出力を発生しくステップ２４１）、
受信したデータについての処理を行すう（ステップ２４
２）。データ処理が終了するとレディ信号を出力してス
タートに戻る（ステップ２４３）。

データを受信しない場合にはステップ２４０〜２４３の
処理はスキップされる。

サブＣＰＵからメインＣＰＵにコマンドまタハデータを
送る場合にはサブＣＰＵはＨレベルのリクエスト信号Ｒ
ｒ：ＱＵＨＳＴを出力する。ところが第２図に示すよう
に各制御装置３０．７０および再生器９゜のリクエスト
信号ライン（他の信号ラインも同じ）はシステム制御装
置ｆｌｏの同ラインとワイヤードｏＢで接続されている
ので、メインＣＰＵはどのサブＣＰＵがリクエスト信号
を出力したのかが分らない。そこでメインＣＰＵはすべ
てのサブＣＰＵに対してリクエスト信号を出力したかど
うか、どのような要求があるのかということを＋ｔ２す
るための交信処理を行なう。サブＣＰＵからのリクエス
ト信号の基づ（メインＣＰＵの交信処理手順の概要が第
９図に示されている。

第９図における一連の処理は実際は第８図に示す交信処
理をサブＣＰＵの数だけ繰返すことにより実行される。

以下に第９図の処理を第８図の処理との関連の上で説明
する。撮影制御装置３０．記録制御装置７０および再生
器９０のサブＣＰＵをそれぞれサブＣＰＵ　１．サブＣ
ＰＵ２．サブＣＰＵ３とする。

メインＣＰＵはリクエスト信号ラインに■レベルの信号
が現われているかどうかをみて（ステップ２５１．第８
図ステップ２１１に対応）、リクエスト信号が入力して
いれば、どのサブＣＰＵがリクエストを出したのかをチ
エツクするために、まずサブＣＰＵＩのアドレスを含む
信号Ｓ　を出力する（ステップ２５２．第８図ステップ
２１２に対応）。サブＣＰＵＩはレディ出力を発生する
ので（第８図ステップ２３５．２１３）、メインＣＰＵ
はオールゼロのコマンドを送信する（第８図ステップ２
１４）。これと同時にサブＣＰＵＩは、サブＣＰＵＩが
リクエスト信号を出力していたときにはメインＣＰＵに
送るべきコマンドがあるのであるからそのコマンドをメ
インＣＰＵに送出する（第８図ステップ２４４．２４５
）。メインＣＰＵとサブＣＰＵとの間には出力信号Ｓ０
のラインと入力信号Ｓ１のラインとが設けられているの
で双方向同時交信が可能である。サブＣＰＵＩがリクエ
スト信号を出していないときにはメインＣＰＵからのオ
ールゼロ−コマンドに応答してその旨のコマンドをメイ
ンＣＰＵに送出する。メインＣＰＵはサブＣＰＵ　１か
らのコマンドを受信するとその内容を解析してその結果
をメモリにストアする（第８図ステップ２１８．２１９
）。このように、サブＣＰＵＩとメインＣＰＵとの間で
コマンドの送受信が行なわれ（ステップ２５３）、メイ
ンＣＰＵはサブＣＰＵＩがリクエストを出したかどうか
、リクエストを出した場合にはその内容を知ることがで
きる。サブＣＰＵＩがリクエストを出していない場合に
はメインＣＰＵからのオールゼロ・コマンドに対して応
答をしないようにしてもよい。メインＣＰＵはオールゼ
ロ・コマンド送出後一定時間が経過してもサブＣＰＵＩ
から何らの応答もない場合にはサブＣＰＵＩはリクエス
トを出していないと判断する。

サブＣＰＵＩがリクエストを出していなければ、他のサ
ブＣＰυがリフエラストを出したのであるから、メイン
ＣＰＵはサブＣＰＵ２またはサブＣＰＵ３のアドレスを
含む信号Ｓ　を送出して同じような処理を行なう（ステ
ップ２５４〜２５７）。

２以」二のサブＣＰＵがほぼ同時にリクエストを出す場
合もありうるので、メインＣＰＵはサブＣＰｕ１がリク
エストを出したことを知ったときにもステップ２５４〜
２５７の処理に進むようにしてもよい。

以上のようにしてリクエストを出したサブＣＰＵを識別
しそのリクエストの内容が分ると。

それに対する処理に進む。サブＣＰＵＩがリクエストを
出したのであればそれに応じた処理が（ステップ２５８
．２５９）、他のサブＣＰＵであれば同じようにそのサ
ブＣＰＵに応じた処理がそれぞれ行なわれる（ステップ
２８０〜２６３）。たとえばサブＣＰＵがメインＣＰＵ
にデータを送るためのリクエストの場合には、サブＣＰ
Ｕがデータを送り（第８図ステップ２４８．２４７）、
メインＣＰＵがデータを受信する（第８図ステップ２２
０）処理が行なわれるであろう。サブＣＰＵ１がリクエ
ストを出した場合にステップ２５３からただちにステッ
プ２５９に進んでもよい。この場合、リクエスト内容が
データ送信に関するものであれば、第８図に示すコマン
ド送受信の処理ののち（ステップ２１４゜２１８、　２
１９．　２４４．　２４５）、データの送受信の処理に
ただちに進むであろう（ステップ２１８．　２４０〜２
４２．またはステップ２４６．　２４７．２２０）。

この実施例では再生２Ｓｉ９０とシステム制御装置ＩＯ
との間の交信は、再生２ＳＳ９０からリクエスト信号が
出力された場合にのみ行なわれる。第１図において再生
器９０に接続されるシリアル伝送ライン。

再生スチル・ビデオ信号の出力ライン、位相パルスＰＣ
のラインは実際は束になって１本のケーブルを構成し、
ている。再生スチル・ビデオ信号が数百ｍＶ程度のもの
であるのに対して、シリアル伝送ライン上の信号はたと
えば５ｖ程度である。したがワて、再生スチル・ビデオ
信号が送出されているときにシリアル交信が行なわれる
と再生スチル・ビデオ（３号にノイズが生じるおそれが
ある。再生器９０からシステム制御装置１０にリクエス
ト信号を出力して情報を送る場合としては、再生器９ｏ
側でキースイッチ入力があった場合である。たとえば順
送りスイッチ、逆送りスイッチ、トラック磁指定スイッ
チである。このように限定された場合にのみ再生器９０
とシステム制御装置ｌｏとの間のシリアル交信が行なわ
れることになり、再生ビデオ信号に常時ノイズがのり、
再生スチル画像の画質が低下するといった問題が防止さ
れる。

（４）瞬停対策 第１Ｏ図はシステム制御装置ｌＯのメインＣＰＵ１１０
、撮影制御装置＋Ｒ３０のサブＣＰＵ　　１００Ａ　（
サブＣＰＵＩ）および記録制御装置７０のサブＣＰＵ１
００Ｂ　（サブＣＰＵ２）を取出して示すものである。

これらのＣＰＵ　　１１０．　１００Ａ、　　１００Ｂ
には主電源（メイン・バッテリイ）１２０から主電源制
御スイッチ１２２を経て動作電力が供給される。メイン
ＣＰＵｌｌ０は補助電源１２１によってバックアップさ
れている。スイッチ　＋２２がオフのときにはメインＣ
ＰＵｌｌ０は補助電源１２１によってバックアップされ
、スタンバイ状態にある。この状態で電源スィッチ１０
が押されてスイッチ入力が与えられるとメインＣＰＵｌ
ｌ０は起動され、スイッチ１２２がオンとされる。この
ことにより主電源がメインＣＰＵ１１０ノみならずサブ
ＣＰＵ１００Ａ。

１００Ｂにも供給される。スイッチ１２２がオンのとき
に電源スィッチ１６による入力があると、メインＣＰＵ
ｌｌ０はスイッチ　１２２をオフとしてスタンバイ状態
に戻る。

主型Ｍ　１２０の動作電力はＣＰＵのみならず第１図に
示すすべての凹路、ａ器等に供給される。たとえば各種
のモータに何らかの原因で過大電流が流れたときや、主
電源１２０の収納場所における端子の接点が振動等によ
ってわずかに離れたような場合には、　　ＣＰＵ　　１
１０．　１００Ａ、　　ｌ０ＱＢＩ：供給される主電源
の電圧が一時的に低下する。これが瞬停である。

この上うな瞬停に対処するために各ＣＰＵには電源電圧
低下検出回路　Ｉｌｌ、　　１１２が備えられている。

これらの検出回路　Ｉｌｌ、　　＋１２はコンパレータ
であって、主電源の電圧と基ｆｌＩ雷圧ｖｒｅｆｔ’■
　　（通常の主電源電圧よりも低い）とをそれｅｒ２ ぞれ比較し、主電源の電圧がこれらの基準電圧以下にな
ったときに検出信号を出力し、対応するＣ　Ｐ　Ｕ　ｌ
：　’ｊえる。この検出信号が入力すると各ＣＰＵはス
タンバイ状態になる。基準電圧ｖｒａｎ”　ｒｃｒ２は
安定な電源または安定な電源回路から発生する。

メインＣＰＵｌｌ０の検出回路　ｌｉｔの基準電圧■　
　はサブＣＰＵ　　１００Ａ、　　１００Ｂの検出回路
ｃｒｌ ＋１２の基準電圧Ｖ　　よりも低い値に設定されてｅｆ
２ いる。すなわちｖ　　くｖ　　である。したかっｒａｎ
　　　ｒｅｒ２ てサブＣＰＵの検出回路１１２の方がメインＣＰＵの検
出回路１１１よりも瞬停に対して敏感である。

すなわち、検出回路　１１１によって検出されない瞬停
でも検出回路１１２は検出できる場合がある。

メインＣＰＵｌｌ０からサブＣＰＵ１００Ａ。

１００Ｂにリセット・ラインが設けられている。これは
メインＣＰＵｌｌ０がスタンバイ状態にあるサブＣＰ　
Ｕ　　ＩＤ０Ａ、　　１００Ｂを起動するために用いら
れる。

主型Ｒ制御スイッチ　１２２がオンで各ＣＰＵが所定の
動作をしているときに瞬停が発生し、これを検出回路！
＋２が検出し、検出回路１１１は検出しなかった場合を
考える。この場合にはサブＣＰＵ１００Ａ、　　１．Ｏ
ＯＢはスタンバイ状態となる。メインＣＰＵｌｌ０は所
定の動作を実行している。このときにはメインＣＰＵｌ
ｌ０はサブＣＰＵ　１００Ａ。

１００Ｂに対してリセット信号を出力してこれらのサブ
ＣＰＵを起動する。

このような処理の手順が第１１図に示されている。この
処理は第８図を用いて説明した交信処理に関連して行な
われ、第８図に示されたステップと同一処理には同一符
号が示されている。メインＣＰＵｌｌ０がいずれかのサ
ブＣＰＵに対してそのアドレス信号をシリアル伝送ライ
ンに出力して（ステップ２１２）、　　レディ信号が帰
ってくれば正常であるが（ステップ２１３）、一定時間
が経過しても（ステップ２２１）、　　レディ信号ライ
ンがＨレベルにならない場合には、メインＣＰＵｌｌ０
はそのアドレスのサブＣＰＵに対してリセット信号を出
力し、そのサブＣＰＵを起動する。この処理はサブＣＰ
Ｕ　　１００Ａ、　　１００Ｂの両方に対して行なわれ
るのはいうまでもない。

サブＣＰＵ　　１００Ａ、　　１００Ｂがスタンバイ状
態に陥ったことをメインＣＰＵｌｌ０が知ることができ
るようにするために、検出回路１１２の検出信号をメイ
ンＣＰＵｌｌ０に与えるようにしてもよい。

すべての検出回路１１１．　１１２が瞬停を検出してメ
インＣＰＵｌｌ０．サブＣＰＵ　１００Ａ、　　１００
Ｂがともにスタンバイ状態になったときには１次のよう
にして復旧が行なわれる。すなわち、メインＣＰＵｌｌ
０は補助布Ｍ　１２１によってバックアップされている
ので、ＮＭスイッチ１６を押すと（必要ならば２回）こ
れを検知してメインＣＰＵｌｌ０は上述のように起動さ
れる。起動されたメインＣＰＵｌｌ０は第１１図に示す
上記の手順によってサブＣＰＵを起動する。

上記の例では２つのサブＣＰＵ　１００Ａ、　　１００
Ｂに対してそれぞれ検出回路１１２が設けられ、その基
準電圧は同一（０！■　　　に設定されている。２つｅ
ｒ２ のサブＣＰＵに対して１個の検出回路を設けこの検出回
路の検出信号を両サブＣＰＵに与えるようにしてもよい
。また、２つの検出回路１１２の基準電圧を異なる値と
してもよい。

再生器９０のサブＣＰＵに対しても同じような瞬停対策
を行なうようにすることができるのはいうまでもない。

【図面の簡単な説明】

第１図はスチル・ビデオ・カメラのシステム構成を示す
ブロック図である。 第２図は制御装置がシリアル伝送ラインで接続８ゎ工い
、よ！＠２よ、、Ｌ、オン。７１７あ　：る。 第３図は交信のためのインターフェイス回路を示すブロ
ック図である。 第４図はスチル・ビデオ・カメラ・システムにおける代
表的な信号と基本的な動作を示すタイム・チャートであ
る。 第５図はシステム・クロック信号と出力信号とを示す波
形図である。 第６図はＦＩＦＯバッファにおける電文編集の様子を示
している。 第７ｒＡは出力信号がアドレスを含むものか、コマンド
を含むものか、データを含むものかを判定する処理を示
すフロー・チャートである。 第８図はメインＣＰＵとサブＣＰＵとの交信処理を示す
フロー・チャートである。 第９図はサブＣＰＵからリクエストがあったときのメイ
ンＣＰＵの処理を示すフロー・チャートである。 第１Ｏ図は瞬停対策のための回路を特に抽出して示すブ
ロック図、第１１図はメインＣＰＵがサブＣＰＵをリセ
ットする処理手順を示すフロー・チャートである。 １００Ａ　、　　１００Ｂ・・・サブＣＰＵ。 １１０・・・メインＣＰＵ。 １１１、　１１２・・・電源電圧低下検出口路１２０・
・・主電源。 １２１・・・補助電源。 １２２・・・主電源制御スイッチ。 以　　上 特許出願人　　　富士写真フィルム株式会社代　　理　
　人　　　　　弁理士　　　加　　藤　　朝　　道（外
１名） 第４図 第５図 ＣＫ ヒーーて三丁− 第　　６　　図 Ｎ 第７【ロ

Claims (1)

1. 【特許請求の範囲】 メインＣＰＵとこれに接続された少なくとも１台のサブ
   ＣＰＵとから構成され、 各ＣＰＵには、主電源電圧が所定のスレシホールド・レ
   ベル以下に低下したことを検出する検出回路が設けられ
   、検出回路から主電源電圧低下検出信号が与えられたと
   きに対応するＣＰＵはスタンバイ状態に移行するもので
   あり、 メインＣＰＵの検出回路のスレシホールド・レベルがサ
   ブＣＰＵの検出回路のスレシホールド・レベルよりも低
   い電圧に設定されており、かつメインＣＰＵには補助電
   源が供給されており、メインＣＰＵはスタンバイ状態に
   移行したサブＣＰＵを起動する手段を備えている、 マルチＣＰＵシステム。