JPH0136956B2

JPH0136956B2 -

Info

Publication number: JPH0136956B2
Application number: JP56191529A
Authority: JP
Inventors: Takamichi Sawase; Akinori Endo
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1981-11-28
Filing date: 1981-11-28
Publication date: 1989-08-03
Also published as: JPS5894180A

Description

【発明の詳細な説明】この発明は、例えばピアノ自動演奏装置等、楽
器自動演奏装置において用いられるデータ早戻し
方法に関する。

ピアノ自動演奏装置は、ピアノの各キーおよび
各ペダルの各々に対応して、キー駆動用のソレノ
イドおよびペダル駆動用のペダルソレノイドを設
け、これらのソレノイドを、カセツトテープある
いはフロツピイデイスク等に記憶されている演奏
データに基づいて自動的に駆動し、ピアノの自動
演奏を行うものである。

ところで、このピアノ自動演奏装置において、
データの早戻しをしたい場合、カセツトテープ方
式の自動演奏装置においては、モータなどのメカ
ニズムの高速回転により、単にテープを早戻しす
ればよいが、フロツピイデイスク等の記憶手段を
用いた自動演奏装置の場合は、フロツピイデイス
ク内のデータをデイスクの回転速度に応じて極め
て早い速度で送ることは可能であるが、速度が早
過ぎて何曲分という様な実質感が伴なわない。し
かしながら、自動演奏装置における早戻しにおい
ては、テープの早戻しと略同様の速度でデータが
送られることが望ましく、言い換えれば、操作者
が早戻しスイツチを押している時間に応じて、適
当なデータ量が送られることが必要である。

そこでこの発明は、フロツピイデイスク等の記
憶手段に記憶されたデータを、記憶されたデータ
の時間データに応じた速度で送ることができるデ
ータ早戻し方法を提供することを目的とする。

以下、図面を参照しこの発明の一実施例につい
て説明する。第１図はこの発明による方法を適用
したピアノ自動演奏装置の構成を示すブロツク図
である。最初に、このピアノ自動演奏装置の概略
を説明する。

まず、鍵盤１の各キーには各々、２個のキース
イツチおよびキー駆動用のソレノイド２，２…が
設けられている。この場合、各キーに各々設けら
れる２個のキースイツチは、キー操作に対し異な
るタイミングで動作するようになつており、（詳
細は後述する）、また、キー駆動用のソレノイド
２は、そのプランジヤがソレノイド２から突出す
る時、キーを駆動するようになつている。また、
ピアノに設けられているダンパーペダルおよびソ
ステヌートペダル等（これらを合わせてペダル装
置３として示す）には各々、ペダルスイツチおよ
びペダルを駆動するソレノイド２が設けられてい
る。そして、各キースイツチの出力に基づいてキ
ーの押鍵／離鍵が検出され、また、１個のキーに
設けられている２個のキースイツチの動作間隔に
基づいてキーの操作速度、すなわち打鍵強度が検
出され、また、ペダルスイツチの出力に基づいて
各ペダルの踏込み／開放が検出される。そして、
これらの検出結果に基づいて演奏データが作成さ
れ、フロツピイデイスク装置４のデイスク盤に書
込まれる。演奏データを再生する場合（ピアノの
自動演奏を行う場合）は、フロツピイデイスク装
置４に収録した演奏データを順次読出し、所定の
データ変換をした後ソレノイド駆動回路５へ供給
する。これにより、各キーおよび各ペダルに設け
られたソレノイド２が演奏データに基づいて駆動
され、ピアノの自動演奏が行われる。

以下、上述したピアノ自動演奏装置について詳
述する。

第１図において、キースイツチ群６は鍵盤１の
各キーに各々設けられたキースイツチの集合を示
すブロツクである。ここで、１個のキーに対応し
て設けられる２個のキースイツチの構成例を第２
図を参照して説明する。この図において、符号６
ａはキーであり、このキー６ａの前端部下方には
第１キースイツチK₁および第２キースイツチK₂
が各々設けられている。この場合、第１キースイ
ツチK₁および第２キースイツチK₂は各々、先端
部が上方に略逆Ｊ字状に折り曲げられてキー６ａ
による被押圧部イ、ロを構成する可動接点SK₁，
SK₃と、この可動接点SK₁，SK₃の下面に近接す
る固定接点SK₂，SK₄とから構成され、第１キー
スイツチK₁の可動接点SK₁の被押圧部イは第２
キースイツチK₂の可動接点SK₃の被押圧部ロよ
り高く設定されてキー６ａの下面に近接してい
る。したがつて、キー６ａの操作部が押下される
と、まず被押圧部イが下方に弾性変形して固定接
点SK₂と接触し、第１キースイツチK₁がオン状
態となり、次いで被押圧部ロが下方に弾性変形す
ることにより第２キースイツチK₂がオン状態と
なる。

ペダルスイツチ群７は、ペダル装置３の各ペダ
ルに各々設けられたペダルスイツチからなるもの
で、各ペダルスイツチの出力はペダルスイツチイ
ンターフエイス８へ供給される。

キー情報発生回路９はキースイツチ群６の各キ
ースイツチK₁，K₂を走査することにより各キー
スイツチK₁，K₂のオン／オフ状態を検出し、こ
の検出結果にしたがつて、キーコードKC（７ビツ
ト）、打鍵強度データSD（８ビツト）および打鍵
確認コードKD（１ビツト）からなるキー情報を
出力する回路である。すなわち、このキー情報発
生回路９は、クロツクパルスφ₀によつて駆動さ
れる３個のシフトレジスタ９ａ（16ステージ・７
ビツト）、９ｂ（16ステージ・８ビツト）９ｃ（16
ステージ・１ビツト）を有して構成される。そし
て、いずれかのキー（以下、キーＡと称す）が新
たに押下された場合、キーＡの第１キースイツチ
K₁がオン状態となつた時点でキーＡのキーコー
ドKCをシフトレジスタ９ａの空ステージ（今、
この空ステージを第10ステージと仮定する）に書
込み、また、キーＡの第１キースイツチK₁がオ
ン状態となつた時点から第２キースイツチK₂が
オン状態となるまでの時間を計測し、この計測結
果を打鍵強度データSDとしてシフトレジスタ９
ｂの第10ステージに書込み、さらに、キーＡの第
２キースイツチK₂がオンとなつた時点で打鍵確
認コードKD（“１”信号）をシフトレジスタ９ｃ
の第10ステージへ書込む。また、キーＡが離鍵さ
れた場合は、第１キースイツチK₁がオフとなつ
た時点で各シフトレジスタ９ａ〜９ｃの第10ステ
ージのデータを消去する（「０」とする）。

ここで、上述したシフトレジスタ９ａ〜９ｃが
各々16ステージ構成であることから明らかなよう
に、このキー情報発生回路９は最大16個のキーの
キー情報をシフトレジスタ９ａ〜９ｃの各ステー
ジに割当てることができる。そして、シフトレジ
スタ９ａ〜９ｃの各ステージに各々割当てられた
キー情報は前述したクロツクパルスφ₀にしたが
つて、時分割でFI−FOメモリ１０へ出力される。
中央処理装置（以下、CPUと称す）１１は、プ
ログラムに基づいて装置各部を制御するもので、
バスライン１２を介して装置各部と接続されてい
る。

ROM（リードオンメモリ）１３はCPU１１に
おいて用いられるプログラムが記憶されているメ
モリである。RAM（ランダムアクセスメモリ）
１４は、第３図に示すように領域１４ａ〜１４ｄ
を有する16Kワードのメモリであり、各領域１４
ａ〜１４ｄは各々4Kワードの記憶容量を有する。
そして、領域１４ａ〜１４ｃがフロツピイデイス
ク装置４のデイスク盤へのデータ書込み、あるい
はデイスク盤からのデータ読出しの際のバツフア
メモリとして用いられ、また、領域１４ｄがワー
キング領域として用いられる。

FI−FOメモリ１０は、16×16ビツトのフアー
ストイン−フアーストアウトメモリであり、その
書込み／読出しはメモリコントローラ１６によつ
て制御される。すなわち、CPU１１から書込み
指令がメモリコントローラ１６へ供給されると、
メモリコントローラ１６がFI−FOメモリ１０を
書込み状態とする。これにより、キー情報発生回
路９のシフトレジスタ９ａ〜９ｃ内の全データが
クロツクパルスφ₀に基づいてFI−FOメモリ１０
へ書込まれる。また、CPU１１からメモリコン
トローラ１６へ読出し指令が供給された場合は、
メモリコントローラ１６がFI−FOメモリ１０を
読出し状態とする。これにより、FI−FOメモリ
１０内の全データがCPU１１を介してRAM１４
の領域１４ｄのニユーデータエリアNDE（第３
図）へ書込まれる。なお、このFI−FOメモリ１
０を挿入している理由は、CPU１１とキー情報
発生回路９が各々異なる（同期していない）クロ
ツクパルスによつて駆動されているからである。

ペダルスイツチインターフエイス８は、ペダル
スイツチ群７内の各ペダルスイツチのオン／オフ
状態を検出し、検出したオン／オフ状態に対応す
るペダルデータPDを出力する回路である。

制御信号発生回路１８は基本クロツク発生回路
１９から供給される2MHZのクロツクパルスφ₁
をCPU１１から供給される繰り返しデータBDに
基づいてカウントし、この結果得られるクロツク
パルスφ₂をバスライン１２を介してCPU１１へ
出力する。このクロツクパルスφ₂の周期は、通
常は4msecであるが、場合によつて3.5msec，
3msec、あるいは200usec等に変更される。

操作部２０は、スタートスイツチ、ストツプス
イツチ、フロツピイデイスク装置４のデイスク盤
への書込みを指定する書込み指定スイツチ、同デ
イスク盤からの読出しを指定する読出し指定スイ
ツチ、早戻しスイツチ等のスイツチ類を有して構
成され、各スイツチの出力が各々コード化され、
バスライン１２へ出力される。

ソレノイド駆動回路５はCPU１１からバスラ
イン１２およびアウトプツトインターフエイス２
１を介して供給されるソレノイド駆動データ
SKDに基づいて、周期が一定でかつ同データ
SKDに対応するパルス幅を有するソレノイド駆
動信号を作成し、このソレノイド駆動信号を増幅
器２２，２２…を介して、CPU１１から供給さ
れるキーコードKCまたはペダルデータPDに対応
するソレノイド２，２…へ供給する。

次に、上記構成になるピアノ自動演奏装置の動
作を説明する。

〔１〕フロツピイデイスク装置４のデイスク盤
に演奏者の演奏に関するデータを収録する場
合。

この場合、演奏者は操作部２０に設けられてい
るデイスク書込み指定スイツチをオン状態とした
後、スタートスイツチを押し、以後、鍵盤１およ
びペダル装置３を使用して通常のピアノ演奏を行
う。

演奏者によつてスタートスイツチが押される
と、CPU１１が、まず4msec周期を指定する繰り
返しデータBDを制御信号発生回路１８へ出力す
る。これにより、以後4msec周期のクロツクパル
スφ₂が制御信号発生回路１８から出力され、
CPU１１へ供給される。CPU１１はクロツクパ
ルスφ₂が供給されるたびに次の各処理を行う。

まず、メモリコントローラ１６へ書込み指令
を出力し、キー情報発生回路９のシフトレジス
タ９ａ〜９ｃ内の全データをFI−FOメモリ１
０へ転送させる。

次に、FI−FOメモリ１０へ転送されたデー
タをRAM１４の領域１４ｄ内に設定されたニ
ユーデータエリアNDE（第３図）内に書込む。

次に、ペダルスイツチインターフエース８か
ら出力されているペダルデータPDをRAM１
４のニユーデータエリアNDE内に書込む。

次に、RAM１４の領域１４ｄ内に設定され
ているタイマエリアTE内のデータに「１」を
加算する。なお、この意味については後に説明
する。

次に、RAM１４のニユーデータエリアNDE
内のデータと、RAM１４の領域１４ｄ内に設
定されているオールドデータエリアODE内の
データとを比較することにより、鍵盤１の押鍵
状態およびペダル装置３の操作状態の変化（以
下、この変化をイベントと称する）を検出す
る。なお、オールドデータエリアODE内には
前回（4msec前）クロツクパルスφ₂が出力され
た時のシフトレジスタ９ａ〜９ｃの内容および
ペダルデータPDが各々格納されている。

上記の処理においてイベントが検出されな
かつた場合は、RAM１４のニユーデータエリ
アNDEの内容をオールドデータエリアODEに
移し、一連の処理を終了する。以後、CPU１
１は次のクロツクパルスφ₂の発生を待つ。

上記の処理においてイベントが検出された
場合は、第４図に示すデータブロツク（以下、
イベントフレームEFと称す）を作成し、RAM
１４の領域１４ａに書込む。なお、イベントフ
レームEFについては後に詳述する。

次に、イベントが検出された場合はタイマエ
リアTEをクリアする。

次に、ニユーデータエリアNDEの内容をオ
ールドデータエリアODEへ移し、一連の動作
を終了する。以後、CPU１１は次のクロツク
パルスφ₂の発生を待つ。

以上が、クロツクパルスφ₂が発生するたびに
CPU１１が行う処理である。

ここで、上述したタイマエリアTE内のデータ
およびイベントフレームEFについて説明する。

まず、タイマエリアTE内のデータは、上述し
たの処理から明らかなように、イベントが発生
するたびにクリアされ、上述したの処理から明
らかなように、クロツクパルスφ₂が発生するた
びに「１」が加算される。すなわち、イベント発
生時におけるタイマエリアTE内のデータは、前
回イベントが発生した時点から、今回のイベント
発生時までの時間（クロツクパルスφ₂の周期
4msecを基本単位とする時間）を示している。

次に、イベントフレームEFは第４図に示すよ
うに第１ワード数データWD１，タイマデータ
TD（時間データ）、イベントデータED（楽音デー
タ）、第２ワード数データWD２の４データから
構成される。以下、これらのデータを順次説明す
る。

(i) 第１ワード数データWD1 このデータはタイマデータTDのワード数お
よびイベントデータEDのワード数の合計ワー
ド数を示すデータである。

(ii) タイマデータTD 前記の処理を行う時点においてRAM１４
のタイマエリアTE内に記憶されているデータ
であり、前回のイベント発生時点から今回のイ
ベント発生時点までの時間を示すデータであ
る。なお、このタイマデータTDは２ワード構
成である。

(iii) イベントデータED このデータはイベントが発生したキーあるい
はペダルに関するデータである。すなわち、新
たにキーが押下され、第２キースイツチK₂が
オンとなつた場合は、第５図イに示すように、
押下キーのキーコードKC（７ビツト）、キーオ
ンコード（“１”）および同キーの打鍵強度デー
タSD（８ビツト）からなる２ワードのデータが
イベントデータEDとなる。なお、上記キーコ
ードKCおよび打鍵強度データSDはニユーデー
タエリアNDE内に記憶されている。また、キ
ーが離鍵された場合は、第５図ロに示すよう
に、離鍵されたキーのキーコードKCおよびキ
ーオフコード（“０”）からなる１ワードのデー
タがイベントデータEDとなる。また、ペダル
装置３のいずれかのペダルがオンとされた場合
は、第５図ハに示すようにペダルデータPDお
よびペダルオンコード（“１”）からなる１ワー
ドのデータがイベントデータEDとなり、オン
状態にあるペダルがオフとされた場合は、第５
図ニに示すようにペダルデータPDおよびペダ
ルオフコード（“０”）からなる１ワードのデー
タがイベントデータEDとなる。また、例えば
２個のキーが同時にオンとされた場合は、第５
図イに示すデータ２組がイベントデータEDと
なり、例えば、キーとペダルが同時にオンとさ
れた場合は、第５図イおよびハに示すデータが
イベントデータEDとなる。なお、上述したタ
イマデータTDおよびイベントデータEDを合
わせて演奏データと称する。

(iv) 第２ワード数データWD2 このデータは第１ワード数データWD1と全
く同一のデータである。すなわち、この実施例
においては、同一のワード数データがイベント
フレームEFの頭部および最後部に付加される。
次に、上述したイベントフレームEFが領域１
４ａ内に書込まれる過程を例を挙げて具体的に
説明する。

今、例えば第６図に示す時刻t₀において、ス
タートスイツチがオンとされ、時刻t₄におい
て、キーF₃（第３オクターブ・Ｆ音のキー）の
キースイツチK₂がオンとされ、時刻t₈において
キーG₃（第３オクターブ・Ｇ音のキー）のキー
スイツチK₂がオンとされ、時刻t₁₁においてキ
ーG₃のキースイツチK₁がオフとされ、時刻t₁₄
においてキーF₃のキースイツチK₁がオフとさ
れたとする。時刻t₀においてスタートスイツチ
がオンとされると、以後、4msec毎の時刻t₁，
t₂，t₃においてクロツクパルスφ₂が発生する
が、これらの時刻t₁〜t₃において押鍵状態に変
化はなく、イベントは検出されない。次いで、
時刻t₅においてイベントチエツクが行われる
と、時刻t₃の状態に比較しキーF₃の押鍵状態が
変化していることからイベントが検出され、こ
の結果、第７図に示すイベントフレームEF−
１がRAM１４の領域１４ａ内に書込まれる。
この場合、タイマデータTD−１は「４」（こ
のデータは第６図における時間T₁を示してい
る）となり、イベントデータED−１はキーF₃
のキーコードKC，キーオンコード“１”およ
び打鍵強度データSDとなり、また、第１、第
２ワード数データWD1−１，WD2−１が共に
「４」となる。

次いで、時刻t₆，t₇においてイベントチエツ
クが行われるが、これらの時刻t₆，t₇において
イベントは検出されず、したがつて、イベント
フレームEFの作成も行われない。次に、時刻
t₉においてイベントチエツクが行われると、キ
ーG₃の押鍵状態が変化していることからイベ
ントが検出され、この結果、第７図に示すイベ
ントフレームEF−２がRAM１４の領域１４ａ
内に、前述したイベントフレームEF−１に連
続して書込まれる。以下同様に、時刻t₁₂にお
いてはキーG₃の押鍵状態が変化していること
からイベントが検出され、この結果、RAM１
４の領域１４ａ内に第７図に示すイベントフレ
ームEF−３が作成され、また、時刻t₁₅におい
ては、キーF₃の押鍵状態が変化していること
から、イベントが検出され、この結果、第７図
に示すイベントフレームEF−４が作成される。

このように、この実施例においてはイベント
が検出されるたびに、演奏データ（タイマデー
タTDおよびイベントデータED）をイベント
フレームEFの形式でRAM１４の領域１４ａ内
に記録していく。そして、領域１４ａがFull
（満ぱい）の状態になると、以後、イベントフ
レームEFがRAM１４の領域１４ｂ内に書込ま
れ、また、CPU１１が領域１４ａ内のデータ
を、順次、デイスクコントローラ２４を介して
フロツピイデイスク装置４へ供給し、同デイス
ク装置４内のデイスク盤へ書込む。次いで、領
域１４ｂがFullの状態になつた場合は、領域１
４ｃ内にイベントフレームEFが作成され、ま
た、領域１４ｂ内のデータがデイスク盤に書込
まれる。このように、領域１４ａ〜１４ｃはサ
イクリツクに使用される。

以上がピアノ演奏者の演奏に係る演奏データ
を、フロツピイデイスク装置４内のデイスク盤
に収録する過程である。

〔２〕自動演奏を行う場合。

次に、フロツピイデイスク装置４のデイスク盤
に書込まれた演奏データを読出し、この読出した
演奏データに基づいてピアノの自動演奏を行う場
合の第１図に示す装置の動作を説明する。

この場合、操作者は、まず操作部２０のデイス
ク読出し指定スイツチをオンとした後、スタート
スイツチを押す。

スタートスイツチが押されると、CPU１１は、
まずフロツピイデイスク装置４のデイスク盤に収
録されているデータを12Kワード分RAM１４の
領域１４ａ〜１４ｃへ順次転送する。次いで
CPU１１は、前述したデータ収録の場合と同様
に4msecを指定する繰り返しデータBDを制御信
号発生回路へ出力する。これにより、制御信号発
生回路１８から4msec周期のクロツクパルスφ₂が
出力され、CPU１１へ供給される。以後、CPU
１１はクロツクパルスφ₂に基づいて領域１４ａ
〜１４ｃ内のデータの処理を行う。以下、この処
理過程について説明するが、説明の便宜上、領域
１４ａの先頭番地から順に第７図に示すイベント
フレームEF−１，EF−２，…が書込まれている
ものとする。

さて、CPU１１は4msec周期を指定する繰り返
しデータBDを制御信号発生回路１８へ出力した
後、第７図に示す第１ワード数データWD1−１
（「４」）およびタイミングデータTD−１（「４」）
をRAM１４の領域１４ａから読出し、領域１４
ｄの一時記憶エリアSPEおよびタイマエリアTE
へ各々書込む。以後、クロツクパルスφ₂が出力
されるたびに、タイマエリアTEの内容から「１」
を減算し、この減算結果を再びタイマエリアTE
に書込む。そして、タイマエリアTEの内容が
「０」となつた時点、すなわち、第６図に示す時
間T₁が経過した時点で、次の処理を行う。

(a) RAM１４の一時記憶エリアSPEに記憶され
ている第１ワード数データWD1−１（「４」）か
らタイマデータTDのワード数「２」を減算す
る。

(b) この減算結果、すなわち、イベントデータ
ED−１のワード数「２」に基づいて領域１４
ａからイベントデータED−１（第７図）を読出
し、読出したイベントデータED−１を領域１
４ｄのイベントデータエリアEDEに書込む。

(c) 領域１４ａから第７図に示す第１ワード数デ
ータWD1−２（「４」）およびタイマデータTD
−２（「３」）を読出し、領域１４ｄの一時記憶
エリアSPEおよびタイマエリアTEへ各々書込
む。

領域１４ｄのイベントデータエリアEDEにイ
ベントデータED−１が書込まれると（上記(b)の
処理）、このイベントデータED−１（キーF₃のキ
ーコードKC、打鍵強度データSD、キーオンコー
ド“１”）に基づいてソレノイド駆動データSKD
が作成され、キーF₃のキーコードKCと共にアウ
トプツトインターフエイス２１へ供給される。ア
ウトプツトインターフエイス２１は供給されたソ
レノイド駆動データSKDおよびキーF₃のキーコ
ードKCを一時記憶し、また、記憶したデータ
SKDおよびキーコードKCをソレノイド駆動回路
５へ供給する。ソレノイド駆動回路５はソレノイ
ド駆動データSKDに基づいてソレノイド駆動信
号を作成し、増幅器２２を介してキーF₃に設け
られたソレノイド２へ供給する。これにより、キ
ーF₃が打鍵強度データSDに対応する強さで駆動
される。

以後、クロツクパルスφ₂が出力されるごとに、
前述した場合と同様に、タイマエリアTEの内容
（この場合、「３」）から「１」が減算される。そ
して、タイマエリアTEの内容が「０」となつた
時点（第６図に示す時間T₂が経過した時点）で
再び前述した場合と同様の処理が行われる。すな
わち、 (a) 第１ワード数データWD1−２（「４」）からタ
イマデータTDのワード数「２」が減算され
る。

(b) この減算結果（「２」）に基づいて領域１４ａ
からイベントデータED−２が読出され、イベ
ントデータエリアEDEに書込まれる。

(c) 領域１４ａから第１ワード数データWD1−
３（「３」）およびタイマデータTD−３（「２」）
が読出され、一時記憶エリアSPEおよびタイマ
エリアTEに各々書込まれる。

そして、イベントデータエリアEDEにイベン
トデータED−２（キーG₃のキーコードKC、打鍵
強度データSD、キーオンコード“１”）が書込ま
れると、このイベントデータED−２に基づいて、
キーG₃に設けられたソレノイド２が駆動される。

次いで、タイマデータTD−３（「２」）に対応
する時間T₃に（第６図）が経過すると、再び前
述した(a)〜(c)と同様の処理が行われ、この結果、
タイマエリアTEにタイマデータTD−４（「２」）
が、イベントデータエリアEDEにイベントデー
タED−３が、一時記憶エリアSPEに第１ワード
数データWD1−４が各々書込まれる。そして、
イベントデータエリアEDEにイベントデータED
−３（キーG₃のキーコードKCおよびキーオフコ
ード“０”）が書込まれると、キーG₃に設けられ
たソレノイド２がオフとされる。

以下同様の過程が繰り返えされ、ピアノが自動
的に演奏される。なお、上述した例においては鍵
盤１のキーの駆動のみについて説明したが、ペダ
ル装置３のペダルの駆動も同様にして行われる。

〔３〕早戻しを行う場合。

操作者が操作部２０に設けられた早戻しスイツ
チを押すと、CPU１１が200μsec周期を指定する
繰り返しデータBDを制御信号発生回路１８へ出
力する。これにより、制御信号発生回路１８から
200μsec周期のクロツクパルスφ₂が出力され、
CPU１１へ供給される。以後、CPU１１はクロ
ツクパルスφ₂が供給されるたびにタイマエリア
TE内のデータから「１」を減算し、この減算結
果を再びタイマエリアTEに書込む。そして、タ
イマエリアTEの内容が「０」になつた時点で、
曲の進行順序に対し１つ前のイベントフレーム
EFの第２ワード数データWD₂を読出し、この第
２ワード数データWD₂に基づいて上述した１つ
前のイベントフレームEFのタイマデータTDのア
ドレスを算出する。次いで、算出したアドレスに
基づいて同イベントフレームEFのタイマデータ
TDを読出し、RAM１４のタイマエリアTEへ書
込む。以後、クロツクパルスφ₂が出力されるた
びに上述した動作が繰り返えされる。そして、操
作者がストツプスイツチを押すと、上記動作が停
止し、早戻しが終了する。

このように、早戻しの場合は、領域１４ａ〜１
４ｃ内に記憶されているタイマデータTDが、曲
の進行と逆の順序で順次読出され、この読出され
たタイマデータTDの示す時間が200μsecを基準
として計測される。なお、この早戻しの場合、イ
ベントデータEDは読出されず、したがつて、ピ
アノの自動演奏は当然ながら行われず不快感を与
えることがない。

以上説明したように、この発明によれば、予め
データブロツク（イベントフレームEF）の最後
部に第２のワード数データを付加しておき、この
第２のワード数データに基づいて時間データ（タ
イマデータTD）を読み出し、この読出した時間
データを自動演奏の場合より周期の短かいクロツ
クパルスによつて計測するようにしたので、フロ
ツピイデイスク等、テープ以外の記憶手段に記憶
されたデータを、テープに記憶されたデータの早
戻しの場合と略同様の速度で早戻しすることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図はピアノの各キーに設けられるキ
ースイツチK₁，K₂の構成を示す側断面図、第３
図は第１図におけるRAM１４の内部構成を示す
図、第４図はイベントフレームEFの構成を示す
図、第５図イ〜ニは各々、イベントデータEDの
フオーマツトを示す図、第６図はキー操作の一例
を示すタイミング図、第７図は第６図に示すキー
操作に対応して第１図に示すRAM１４に書込ま
れるデータを示す図である。４……記憶手段（フロツピイデイスク装置）、
１１……中央処理装置（CPU）、１４……ランダ
ムアクセスメモリ（RAM）、１８……制御信号
発生回路。

Claims

【特許請求の範囲】１予め記憶手段に、時間データと、楽音データ
と、これら時間データ、楽音データの合計ワード
数を示す第１ワード数データとを含むデータブロ
ツクを、楽曲の進行順に記憶させておき、前記デ
ータブロツクを楽曲の進行順に読出し、第１のク
ロツクパルスに基づいて前記時間データに対応す
る時間を計測し、この計測結果および前記楽音デ
ータに基づいて楽器を自動的に演奏する楽器自動
演奏装置において、前記データブロツクの、自動
演奏時のデータ処理順における最後部に、前記第
１のワード数データと同一の第２のワード数デー
タを予め付加しておき、 (a) 前記第２のワード数データに基づいて同一デ
ータブロツク内の時間データを読出し、 (b) この読出した時間データに対応する時間を前
記第１のクロツクパルスより周期の短かい第２
のクロツクパルスに基づいて計測し、 (c) この時間計測が終了した時点で、楽曲の進行
順における１つ前のデータブロツク内の第２の
ワード数データを読出し、以下、早戻し終了指令が供給されるまで上記
(a)，(b)，(c)の過程を繰り返すことを特徴とする楽
器自動演奏装置におけるデータ早戻し方法。