JPH01260856A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01260856A JPH01260856A JP8932788A JP8932788A JPH01260856A JP H01260856 A JPH01260856 A JP H01260856A JP 8932788 A JP8932788 A JP 8932788A JP 8932788 A JP8932788 A JP 8932788A JP H01260856 A JPH01260856 A JP H01260856A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- boron
- doped
- gate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 13
- 239000011574 phosphorus Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 7
- 229910001413 alkali metal ion Inorganic materials 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 239000007772 electrode material Substances 0.000 description 3
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 241000102542 Kara Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は微細化された半導体装置の製造方法に関する
ものである。
ものである。
この発明はＰ゛ポリシリコンゲート有する半導体装置に
おいて、ゲート電極材料であるポリシリコン膜中に、ボ
ロンなどのアクセプタ不純物に加えリンもドープすると
いうものである。
おいて、ゲート電極材料であるポリシリコン膜中に、ボ
ロンなどのアクセプタ不純物に加えリンもドープすると
いうものである。
従来、Ｐ゛ポリシリコンゲート形成する場合、ゲート電
極材料であるポリシリコン膜中に、ボロンなどのアクセ
プタ不純物をドープするという方法が行われている。
極材料であるポリシリコン膜中に、ボロンなどのアクセ
プタ不純物をドープするという方法が行われている。
しかし従来のＰ°ボリンリコンゲートの形成方法では、
ゲート絶縁膜中のアルカリ金属イオンなどの可動イオン
をゲッターする作用が無い又は少ないために、ゲートし
きい値電圧が変動するという問題点があった。
ゲート絶縁膜中のアルカリ金属イオンなどの可動イオン
をゲッターする作用が無い又は少ないために、ゲートし
きい値電圧が変動するという問題点があった。
上記課題を解決するために本発明は、ゲート電極材料で
あるポリシリコン膜中に高濃度にドープされたボロンな
どのアクセプタ不純物を加え、ゲート電極のシート抵抗
に大きな影響を及ぼさない程度の濃度のリンもドープし
た。
あるポリシリコン膜中に高濃度にドープされたボロンな
どのアクセプタ不純物を加え、ゲート電極のシート抵抗
に大きな影響を及ぼさない程度の濃度のリンもドープし
た。
ゲート１ｉ３極中にドープされたリンにより、ゲート絶
縁膜中のアルカリ金属イオンなどの可動イオンがゲッタ
ーされるために、ゲートしきい値電圧の変動を抑制する
ことができる。高濃度にドープされたボロンなどのアク
セプタ不純物と比較して、リンは低濃度にドープされて
いるために、Ｐ９ポリシリコンゲート電極の極性やシー
ト抵抗に与える影響は無視することができる。
縁膜中のアルカリ金属イオンなどの可動イオンがゲッタ
ーされるために、ゲートしきい値電圧の変動を抑制する
ことができる。高濃度にドープされたボロンなどのアク
セプタ不純物と比較して、リンは低濃度にドープされて
いるために、Ｐ９ポリシリコンゲート電極の極性やシー
ト抵抗に与える影響は無視することができる。
第１図ｆａｔ〜ｔｅｌは本発明のリンドープｌ−Ｐ”ポ
リシリコンゲートの形成方法の工程順の概略を表す断面
図である。第１図１ｄｌにおいて１１は半導体シリコン
基板、１２はゲート絶ｇ膜を表す。第１図（ｂ）におい
て１３はゲート電極として用いられるポリシリコン膜が
気相成長法により堆積された様子を表している。第１図
（Ｃ１において１３′はイオン打込み法によりポリシリ
コン膜中にＩ Ｅ１５／ａＩＩ〜ＩＥ１６／−の高濃度
のボロンがドープされた様子を表している。第１図１ｄ
ｌにおいて１３′はイオン打込み法により５Ｅ１３／−
〜５Ｅ１４／（ｆｆｌの適度な濃度のリンがドープされ
た様子を表している。第１図１ｄｌにおいて１３″は熱
処理によりボロン及びリンが活性化された様子を表して
いる。ボロンに比ベリンは低濃度であるために、シート
抵抗が十分に低いＰ゛ポリシリコン膜形成されている。
リシリコンゲートの形成方法の工程順の概略を表す断面
図である。第１図１ｄｌにおいて１１は半導体シリコン
基板、１２はゲート絶ｇ膜を表す。第１図（ｂ）におい
て１３はゲート電極として用いられるポリシリコン膜が
気相成長法により堆積された様子を表している。第１図
（Ｃ１において１３′はイオン打込み法によりポリシリ
コン膜中にＩ Ｅ１５／ａＩＩ〜ＩＥ１６／−の高濃度
のボロンがドープされた様子を表している。第１図１ｄ
ｌにおいて１３′はイオン打込み法により５Ｅ１３／−
〜５Ｅ１４／（ｆｆｌの適度な濃度のリンがドープされ
た様子を表している。第１図１ｄｌにおいて１３″は熱
処理によりボロン及びリンが活性化された様子を表して
いる。ボロンに比ベリンは低濃度であるために、シート
抵抗が十分に低いＰ゛ポリシリコン膜形成されている。
さらに膜中に適度な濃度で含まれるリンにより、ゲート
絶縁膜中のアルカリ金属イオンなどの可動イオンに対し
てはゲッター効果のあるリンドープトＰ°ポリシリコン
膜が形成されている。この後、通常のフォトリソグラフ
ィ法によりポリシリコン膜をパターニング加工しゲート
電極を形成した。
絶縁膜中のアルカリ金属イオンなどの可動イオンに対し
てはゲッター効果のあるリンドープトＰ°ポリシリコン
膜が形成されている。この後、通常のフォトリソグラフ
ィ法によりポリシリコン膜をパターニング加工しゲート
電極を形成した。
以上、詳細に説明したように、本発明によるリンドープ
トＰ９ポリシリコンゲートの形成方法は、微細化された
集積回路において、ゲート絶縁膜中のアルカリ金属イオ
ンなどの可動イオンに対するゲータ−効果を有し、十分
にシートｔａ抗が低いＰ゛ポリシリコンゲート電極形成
を可能にする優れた特徴を有する。
トＰ９ポリシリコンゲートの形成方法は、微細化された
集積回路において、ゲート絶縁膜中のアルカリ金属イオ
ンなどの可動イオンに対するゲータ−効果を有し、十分
にシートｔａ抗が低いＰ゛ポリシリコンゲート電極形成
を可能にする優れた特徴を有する。
第１図（ａｌ〜ｔｅ）は本発明のリンドープｌ−Ｐ”ポ
リシリコンゲートの形成方法の工程順の概略を表す断面
図である。 １１・・・半導体シリコン基板 １２・・・ゲート絶縁膜 １３・ ・ ・ポリシリコン膜 １３’・・ボロンドープトポリシリコン膜Ｉ３“・・ボ
ロン＆リンドープトポリシリコン膜１３＃′・・リンド
ープトＰ０ポリシリコン膜以上 出願人 セイコー電子工業株式会社 −一一一一一一一一−−−−−−−−−−−−−−一一
一一一一一−−−−−−−−−１２”フ′”−ト身と９
Ｆ′＃Ｒ更（ａ）
ハ１１牛鼻体シ１Ｊコン署可良本光１月の
製造方法の工［Ｆ１頁Ｆｒ面図第１図
リシリコンゲートの形成方法の工程順の概略を表す断面
図である。 １１・・・半導体シリコン基板 １２・・・ゲート絶縁膜 １３・ ・ ・ポリシリコン膜 １３’・・ボロンドープトポリシリコン膜Ｉ３“・・ボ
ロン＆リンドープトポリシリコン膜１３＃′・・リンド
ープトＰ０ポリシリコン膜以上 出願人 セイコー電子工業株式会社 −一一一一一一一一−−−−−−−−−−−−−−一一
一一一一一−−−−−−−−−１２”フ′”−ト身と９
Ｆ′＃Ｒ更（ａ）
ハ１１牛鼻体シ１Ｊコン署可良本光１月の
製造方法の工［Ｆ１頁Ｆｒ面図第１図
Claims (1)
- Ｐ＾＋ポリシリコンゲートを有する半導体装置の製造
方法において、ゲートポリシリコン中にボロンなどのア
クセプタ不純物に加えると共にリンもドープすることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8932788A JPH01260856A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8932788A JPH01260856A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260856A true JPH01260856A (ja) | 1989-10-18 |
Family
ID=13967578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8932788A Pending JPH01260856A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260856A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291174A (ja) * | 1989-04-28 | 1990-11-30 | Nec Corp | 半導体素子製造方法 |
| US5529940A (en) * | 1992-02-03 | 1996-06-25 | Nec Corporation | Method of manufacturing a vertical MOSFET having a gate electrode of polycrystalline silicon |
| US6251712B1 (en) | 1995-03-27 | 2001-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of using phosphorous to getter crystallization catalyst in a p-type device |
-
1988
- 1988-04-12 JP JP8932788A patent/JPH01260856A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291174A (ja) * | 1989-04-28 | 1990-11-30 | Nec Corp | 半導体素子製造方法 |
| US5529940A (en) * | 1992-02-03 | 1996-06-25 | Nec Corporation | Method of manufacturing a vertical MOSFET having a gate electrode of polycrystalline silicon |
| US6251712B1 (en) | 1995-03-27 | 2001-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of using phosphorous to getter crystallization catalyst in a p-type device |
| US6518102B1 (en) * | 1995-03-27 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor semiconductor devices with step of annealing to getter metal with phosphorous |
| US6855580B2 (en) * | 1995-03-27 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861334A (en) | Method for fabricating semiconductor device having a buried channel | |
| EP0308295A1 (en) | Process for manufacturing CMOS devices | |
| TW389945B (en) | Method for artificially-inducing reverse short-channel effects in deep sub-micron cmos devices | |
| EP0419128A1 (en) | Silicon MOSFET doped with germanium to increase lifetime of operation | |
| SE9602395L (sv) | Stabiliserad polykiselresistor och sätt att framställa sådan | |
| JPH01260856A (ja) | 半導体装置の製造方法 | |
| JPS571252A (en) | Semiconductor device | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| KR920018972A (ko) | 모오스 fet 제조방법 및 구조 | |
| KR960006018A (ko) | Mos커패시터와 그 제조방법 | |
| JPH0519979B2 (ja) | ||
| JPH01112772A (ja) | Ｍｉｓ型半導体装置 | |
| JPH02224223A (ja) | 半導体装置 | |
| JPH04343437A (ja) | 半導体装置の製造方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JPH01196176A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6348865A (ja) | 半導体装置 | |
| JP2953020B2 (ja) | 半導体装置の製造方法 | |
| KR930009477B1 (ko) | 반도체의 불순물영역 형성방법 | |
| JP2822365B2 (ja) | Ｍｏｓｆｅｔ | |
| JPS6227539B2 (ja) | ||
| JPH0766964B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH01278768A (ja) | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 | |
| JPS56134762A (en) | Manufacturing of bipolar semiconductor device | |
| KR940004711A (ko) | 폴리실리콘층 형성방법 |