JPH01261704A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH01261704A JPH01261704A JP9100788A JP9100788A JPH01261704A JP H01261704 A JPH01261704 A JP H01261704A JP 9100788 A JP9100788 A JP 9100788A JP 9100788 A JP9100788 A JP 9100788A JP H01261704 A JPH01261704 A JP H01261704A
- Authority
- JP
- Japan
- Prior art keywords
- input
- rack
- output
- bus
- service
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプログラマブルコントローラ（以下、ｐｃと略
称する）に関する。
称する）に関する。
［従来の技術］
従来、ＰＣは、第３図に示されるように、主電源、解読
部、入出力サ−ビス部等を含むラックＬ１と、電源、人
出力バッファモジュール、入出力モジュールが装着され
るラックＬ２．Ｌ３、Ｌ４、・・・で構成され、各ラッ
クＬ＋ 、Ｌ２、Ｌ３．Ｌ４．・・・は外部入出力バス
によって接続される。そして、ラックＬ！の入出力サ−
ビス部とラックＬ２、Ｌ８、Ｌ４、・・・に装着される
入出力モジュールとのデータの授受はラック毎に装着さ
れる入出力バッファモジュールを介して行なわれる。な
お、第３図は１チャンネル分を示している。
部、入出力サ−ビス部等を含むラックＬ１と、電源、人
出力バッファモジュール、入出力モジュールが装着され
るラックＬ２．Ｌ３、Ｌ４、・・・で構成され、各ラッ
クＬ＋ 、Ｌ２、Ｌ３．Ｌ４．・・・は外部入出力バス
によって接続される。そして、ラックＬ！の入出力サ−
ビス部とラックＬ２、Ｌ８、Ｌ４、・・・に装着される
入出力モジュールとのデータの授受はラック毎に装着さ
れる入出力バッファモジュールを介して行なわれる。な
お、第３図は１チャンネル分を示している。
従来の入出力バッファモジュールは、第４図に示される
ように、バッファ１、チエツク回路２、入出力バス３、
バッファ４で構成され、入出力バス３のチエツク、即ち
バス３の断線および短絡等がないかどうかを確認する場
合、ラックＬ、の入出力サ−ビス部から出力された出力
データはバッファ１を経てラック内入出力バス３に入り
、データが該当ラックあての場合に限りチエツク回路２
によってバッファｌを経てラックＬ１の入出力サービス
部にループバックされ、出力データとループバックデー
タの一致／不一致が調べられる。データが該当ラックあ
てでないときにはバッファ４を経て下方ラックへとデー
タが送られ、上述と同様の処理が行なわれる。データを
チエツクした結果が不一致であった場合、バスエラーと
なり１チヤンネル全てサービスがストップする。
ように、バッファ１、チエツク回路２、入出力バス３、
バッファ４で構成され、入出力バス３のチエツク、即ち
バス３の断線および短絡等がないかどうかを確認する場
合、ラックＬ、の入出力サ−ビス部から出力された出力
データはバッファ１を経てラック内入出力バス３に入り
、データが該当ラックあての場合に限りチエツク回路２
によってバッファｌを経てラックＬ１の入出力サービス
部にループバックされ、出力データとループバックデー
タの一致／不一致が調べられる。データが該当ラックあ
てでないときにはバッファ４を経て下方ラックへとデー
タが送られ、上述と同様の処理が行なわれる。データを
チエツクした結果が不一致であった場合、バスエラーと
なり１チヤンネル全てサービスがストップする。
［発明が解決しようとする課題］
ところが、上述した従来のＰＣでは、ラックＬ１からの
データは上流から下流へとラック内の入出力バス３を必
ず通るため、どのラックでバスエラーが発生したとして
も、エラー発生のラック以後のラックはバスエラーとな
り、サービスを継続したい正常なラックを含めた１チヤ
ンネル全てのサービスが停止するという欠点がある。
データは上流から下流へとラック内の入出力バス３を必
ず通るため、どのラックでバスエラーが発生したとして
も、エラー発生のラック以後のラックはバスエラーとな
り、サービスを継続したい正常なラックを含めた１チヤ
ンネル全てのサービスが停止するという欠点がある。
そこで、本発明の目的は、ラック毎の独立したサービス
が実行可能なＰＣを提供することである。
が実行可能なＰＣを提供することである。
［課題を解決するための手段］
本発明のＰＣは、各ラックの入出力バッファモジュール
を順次接続する外部入出力バスが入出力バッファモジュ
ールにより当該ラックの入出力モジュールのラック内入
出力バスと切り離され、かつ入出力バッファモジュール
の外部入出力バス側の直前で分岐して下位ラックの入出
力バッファモジュールへ接続されている。
を順次接続する外部入出力バスが入出力バッファモジュ
ールにより当該ラックの入出力モジュールのラック内入
出力バスと切り離され、かつ入出力バッファモジュール
の外部入出力バス側の直前で分岐して下位ラックの入出
力バッファモジュールへ接続されている。
［作用］
本発明は、各ラック間の外部入出力バスを、ラック内入
出力バスを経ずに直接、接続して、バスエラーが発生し
た場合、エラー発生のラックのみを切り離してサービス
をストップするようにし、該ラックのサービスの復帰は
そのラックの電源再投入にて行うようにしたものである
。
出力バスを経ずに直接、接続して、バスエラーが発生し
た場合、エラー発生のラックのみを切り離してサービス
をストップするようにし、該ラックのサービスの復帰は
そのラックの電源再投入にて行うようにしたものである
。
したがって、バスエラーが発生しているラック以外の正
常なラックのサービスを継続して行うことが可能となり
、バスエラー発生時にはバスエラー発生ラックを切り離
し、電源再投入により復帰するため、誤動作を防止する
ことが可能である。
常なラックのサービスを継続して行うことが可能となり
、バスエラー発生時にはバスエラー発生ラックを切り離
し、電源再投入により復帰するため、誤動作を防止する
ことが可能である。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＰＣの一実施例で、入出力バッファモ
ジュールのブロック図、第２図は本実施例におけるバス
チエツク処理のフローチャートである。
ジュールのブロック図、第２図は本実施例におけるバス
チエツク処理のフローチャートである。
本実施例では、上位ラックからの外部入出力バスはバッ
ファ１によりラック内入出力バス３と切り離されるとと
もに、バッファ１の直前で分岐して下位ラックの入出力
バッファモジュールへ接続されており、人出力バッファ
が装着されているラックのみのチエツクを行なうことが
できる。
ファ１によりラック内入出力バス３と切り離されるとと
もに、バッファ１の直前で分岐して下位ラックの入出力
バッファモジュールへ接続されており、人出力バッファ
が装着されているラックのみのチエツクを行なうことが
できる。
次に、本実施例におけるバスチエツク処理を第２図を参
照して説明する。
照して説明する。
バスチエツクは、ラック番号ｎ＝１のラックからラック
毎に実行され（ステップ１１．１８．１９）、バスエラ
ー発生ラックかどうか判断しくステップ１２）、・バス
エラー発生ラックでなければパスチエツクを行ない（ス
テップ１４）、バスエラーが発生すればサービスＮＧ指
令を出して、サービスをストップさせ（ステップ１５．
１７）、正常であればサービスＯＫ指令を出す（ステッ
プ１５．１６）、また、当該ラックにすでにバスエラー
が発生しておれば電源が再投入されたかどうかを調べ（
ステップ１３）、電源が再投入されていなければサービ
スＮＧ指令を出しくステップ１７）、電源再投入を確認
した場合に限り、バスチエツク正常にてサービスＯＫを
出しくステップ１４〜１６）、サービスを再開すること
が可能となる。
毎に実行され（ステップ１１．１８．１９）、バスエラ
ー発生ラックかどうか判断しくステップ１２）、・バス
エラー発生ラックでなければパスチエツクを行ない（ス
テップ１４）、バスエラーが発生すればサービスＮＧ指
令を出して、サービスをストップさせ（ステップ１５．
１７）、正常であればサービスＯＫ指令を出す（ステッ
プ１５．１６）、また、当該ラックにすでにバスエラー
が発生しておれば電源が再投入されたかどうかを調べ（
ステップ１３）、電源が再投入されていなければサービ
スＮＧ指令を出しくステップ１７）、電源再投入を確認
した場合に限り、バスチエツク正常にてサービスＯＫを
出しくステップ１４〜１６）、サービスを再開すること
が可能となる。
［発明の効果］
以上説明したように本発明は、各ラック間の外部入出力
バスをラック内入出力バスを介さずに直接、接続するこ
とにより、バスエラーが発生しているラック以外の正常
なラックのサービスをストップすることなく継続するこ
とが可能であり、バスが不安定な状態での誤操作を防止
できるという効果がある。
バスをラック内入出力バスを介さずに直接、接続するこ
とにより、バスエラーが発生しているラック以外の正常
なラックのサービスをストップすることなく継続するこ
とが可能であり、バスが不安定な状態での誤操作を防止
できるという効果がある。
第１図は本発明のＰＣの一実施例で、入出力バッファモ
ジュールのブロック図、第２図は本実施例におけるパス
チエツク処理のフローチャート、第３図はＰＣのシステ
ム構成図、第４図は従来のＰＣの入出力バッファモジュ
ールのブロック図である。 １・・・バッファ、 ２・・・チエツク回路、３・・
・入出力バス、１１〜１９・・・ステップ。 特許出願人 株式会社安川電機製作所代 埋入 弁理
士 若 林 忠 第１図
ジュールのブロック図、第２図は本実施例におけるパス
チエツク処理のフローチャート、第３図はＰＣのシステ
ム構成図、第４図は従来のＰＣの入出力バッファモジュ
ールのブロック図である。 １・・・バッファ、 ２・・・チエツク回路、３・・
・入出力バス、１１〜１９・・・ステップ。 特許出願人 株式会社安川電機製作所代 埋入 弁理
士 若 林 忠 第１図
Claims (1)
- １、入出力モジュールが装着される複数のラックによっ
て構成されるプログラマブルコントローラにおいて、各
ラックの入出力バッファモジュールを順次接続する外部
入出力バスが前記入出力バッファモジュールにより当該
ラックの入出力モジュールのラック内入出力バスと切り
離され、かつ前記入出力バッファモジュールの外部入出
力バス側の直前で分岐して他ラックの入出力バッファモ
ジュールへ接続されていることを特徴とするプログラマ
ブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9100788A JPH01261704A (ja) | 1988-04-13 | 1988-04-13 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9100788A JPH01261704A (ja) | 1988-04-13 | 1988-04-13 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261704A true JPH01261704A (ja) | 1989-10-18 |
Family
ID=14014458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9100788A Pending JPH01261704A (ja) | 1988-04-13 | 1988-04-13 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261704A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
| JPS60169906A (ja) * | 1984-02-14 | 1985-09-03 | Yokogawa Hokushin Electric Corp | プログラマブルコントロ−ラ |
| JPH01209502A (ja) * | 1988-02-17 | 1989-08-23 | Fuji Electric Co Ltd | プログラマブルコントローラの増設バスチェック装置 |
-
1988
- 1988-04-13 JP JP9100788A patent/JPH01261704A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
| JPS60169906A (ja) * | 1984-02-14 | 1985-09-03 | Yokogawa Hokushin Electric Corp | プログラマブルコントロ−ラ |
| JPH01209502A (ja) * | 1988-02-17 | 1989-08-23 | Fuji Electric Co Ltd | プログラマブルコントローラの増設バスチェック装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002970A (en) | Method and apparatus for interface dual modular redundancy | |
| JPH01261704A (ja) | プログラマブルコントローラ | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP2793115B2 (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPH0755179Y2 (ja) | 並列多重電子連動装置 | |
| JP4148729B2 (ja) | ネットワーク制御システム | |
| JPH02231603A (ja) | ２重化切換方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0662010A (ja) | 通信インタフェースアダプタ装置 | |
| CN100539510C (zh) | 一种容错性好且高效的rs-485网管结构 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPS63217401A (ja) | デ−タ変換装置 | |
| JPS6084653A (ja) | デ−ジ−チエ−ン形割込要求回路 | |
| JPS5936830A (ja) | 電源制御インタ−フエ−ス回路 | |
| JPH09244909A (ja) | 情報処理システム | |
| JPH04120834A (ja) | モジユール間接続方式 | |
| JPH05336131A (ja) | データ伝送システム | |
| JPH088997A (ja) | 二重化制御装置 | |
| JPH04304698A (ja) | パッケージ誤実装時の排他制御方式 | |
| JPS5979330A (ja) | 入出力制御装置の２重化システム | |
| JPH05119883A (ja) | コンピユータ装置 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH05127936A (ja) | フオールトトレラントデータ処理装置 | |
| JPS58168171A (ja) | 多重処理装置システムにおけるテスト制御方法 | |
| JPH01209564A (ja) | 情報処理装置 |