JPH01262652A - 半導体素子用接続具 - Google Patents
半導体素子用接続具Info
- Publication number
- JPH01262652A JPH01262652A JP63092156A JP9215688A JPH01262652A JP H01262652 A JPH01262652 A JP H01262652A JP 63092156 A JP63092156 A JP 63092156A JP 9215688 A JP9215688 A JP 9215688A JP H01262652 A JPH01262652 A JP H01262652A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrodes
- chip
- splicer
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07636—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
- H10W72/07653—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
- H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の表面電極とリードフレームとを接
続する半導体素子用接続具に関するものである。
続する半導体素子用接続具に関するものである。
従来、リードフレームのダイパッド上に固着された半導
体素子の表面電極とインナーリードは接続用金属細線に
よって接続されている。これを第５図〜第７図によって
説明すると、第５図は従来のリードフレームの一部を示
す平面図、第６図は第５図中ｖｉ−■ａ断面図、第７図
は半導体素子が搭載され次状態を一部を拡大して示す斜
視図である。これらの図において１はリードフレームを
示し、２はダイパッド、３はインナーリード、４は宙吊
りリードである。またこのリードフレーム１は金属板を
打ち抜を加工して形成され、打ち抜き加工後に、第６図
に示すようにダイパッド２が凹状にデプレスされている
。すなわち、このダイパッド２をデプレスすることで、
ダイパッド２上に固着されるチップ５の上面とインナー
リード３および宙吊りリード４の先端上面との高さを均
一に保っている。６はチップ５をダイパッド２に固着さ
せる接合材、７社チップ５０表面電極（図示せず）とイ
ンナーリード３とを接続するための接続用金属細線で、
チップ５にワイヤボンディングを実施するには、先ずチ
ップ５を接合材６によってダイパッド２に固着させ、し
かる後このチップ５の表面電極とインナーリード３に接
続用金属ＭＢＩＩｉＡ７をポンディングさせることによ
って行なわれる。
体素子の表面電極とインナーリードは接続用金属細線に
よって接続されている。これを第５図〜第７図によって
説明すると、第５図は従来のリードフレームの一部を示
す平面図、第６図は第５図中ｖｉ−■ａ断面図、第７図
は半導体素子が搭載され次状態を一部を拡大して示す斜
視図である。これらの図において１はリードフレームを
示し、２はダイパッド、３はインナーリード、４は宙吊
りリードである。またこのリードフレーム１は金属板を
打ち抜を加工して形成され、打ち抜き加工後に、第６図
に示すようにダイパッド２が凹状にデプレスされている
。すなわち、このダイパッド２をデプレスすることで、
ダイパッド２上に固着されるチップ５の上面とインナー
リード３および宙吊りリード４の先端上面との高さを均
一に保っている。６はチップ５をダイパッド２に固着さ
せる接合材、７社チップ５０表面電極（図示せず）とイ
ンナーリード３とを接続するための接続用金属細線で、
チップ５にワイヤボンディングを実施するには、先ずチ
ップ５を接合材６によってダイパッド２に固着させ、し
かる後このチップ５の表面電極とインナーリード３に接
続用金属ＭＢＩＩｉＡ７をポンディングさせることによ
って行なわれる。
しかるに、接続用金属細線７を使用してチップ５とイン
ナーリード３とを接続させる従来のワイヤボンディング
においては、大型化され電極数の増加され九チップに適
用させるとワイヤポンディング時間がかかシ過ぎ、また
、樹脂モールド時に接続用金属細線７が撓んだり切断し
たりするという問題があった。
ナーリード３とを接続させる従来のワイヤボンディング
においては、大型化され電極数の増加され九チップに適
用させるとワイヤポンディング時間がかかシ過ぎ、また
、樹脂モールド時に接続用金属細線７が撓んだり切断し
たりするという問題があった。
本発明に係る半導体素子用接続具は、リードフレームに
固着された半導体素子およびインナーリード部の上方を
覆う配線板を備え、この配線板の下面に、前記半導体素
子の表面電極に対向し接続される半導体素子用電極と、
この半導体素子用電極にそれぞれ接続されかつ前記リー
ドフレームのインナーリード部に対向し接続されるイン
ナーリード用電極とを複数突設したものである。
固着された半導体素子およびインナーリード部の上方を
覆う配線板を備え、この配線板の下面に、前記半導体素
子の表面電極に対向し接続される半導体素子用電極と、
この半導体素子用電極にそれぞれ接続されかつ前記リー
ドフレームのインナーリード部に対向し接続されるイン
ナーリード用電極とを複数突設したものである。
半導体素子用接続具の半導体素子用電極を半導体素子の
表面電極に接続させ、かつインナーリード用電極をリー
ドフレームのインナーリード部に接続させて半導体素子
用接続具をリードフレームに固着させることによって、
半導体素子の各表面電極とインナーリード部との全ての
接続が一度に行なわれる。
表面電極に接続させ、かつインナーリード用電極をリー
ドフレームのインナーリード部に接続させて半導体素子
用接続具をリードフレームに固着させることによって、
半導体素子の各表面電極とインナーリード部との全ての
接続が一度に行なわれる。
以下、その構成等を図に示す実施例によシ詳細に説明す
る。
る。
第１図は本発明に係る半導体素子用接続具を示す斜視図
、第２図はその底面図、第３図は本発明に係る半導体素
子用接続具が取付けられた状態を示す平面図、第４図は
第３図中ＩＶ−ＴＶ線断面図である。これらの図におい
て第５図〜第７図で説明したものと同一もしくは同等部
材については同一符号を付し、ここにおいて詳細な説明
は省略する。
、第２図はその底面図、第３図は本発明に係る半導体素
子用接続具が取付けられた状態を示す平面図、第４図は
第３図中ＩＶ−ＴＶ線断面図である。これらの図におい
て第５図〜第７図で説明したものと同一もしくは同等部
材については同一符号を付し、ここにおいて詳細な説明
は省略する。
これらの図において、１１は半導体素子用接続具で、チ
ップ５およびインナーリード３の上方を覆う配線板１１
ｍと、宙吊りリード４に固着される取付は片１１ｂとか
ら構成されている。１２はチップ５０表面電極５＆に接
続されるチップ用電極、１３はインナーリード３に接続
されるインナーリード用電極で、これら両電極１２．１
３はそれぞれ配線板１１ｍの下面であって、チップ５０
表面電極（およびインナーリード３の位置と対応する位
置に突設されておシ、両電極１２．１３は接続具内配線
１４によって接続されている。また、前記チップ用電極
１２およびインナーリード用電極１３は、樹脂封止時に
樹脂がこれら両電極１２．１３とチップ５０表面電極５
ａおよびインナーリード３との接続部に入り込むのを防
止するために、接続面が略凸状に形成され、表面電極５
ａおよびインナＩＪ−ド３の接続面に形成された凹部と
係合するよう構成されている。
ップ５およびインナーリード３の上方を覆う配線板１１
ｍと、宙吊りリード４に固着される取付は片１１ｂとか
ら構成されている。１２はチップ５０表面電極５＆に接
続されるチップ用電極、１３はインナーリード３に接続
されるインナーリード用電極で、これら両電極１２．１
３はそれぞれ配線板１１ｍの下面であって、チップ５０
表面電極（およびインナーリード３の位置と対応する位
置に突設されておシ、両電極１２．１３は接続具内配線
１４によって接続されている。また、前記チップ用電極
１２およびインナーリード用電極１３は、樹脂封止時に
樹脂がこれら両電極１２．１３とチップ５０表面電極５
ａおよびインナーリード３との接続部に入り込むのを防
止するために、接続面が略凸状に形成され、表面電極５
ａおよびインナＩＪ−ド３の接続面に形成された凹部と
係合するよう構成されている。
このように構成された半導体素子用接続具１１を使用し
てチップ５０表面電極５ａとインナーリード３とを接続
させるには、ダイパッド２上に接合材６を介して固着さ
れたチップ５の上方を覆うよう半導体素子用接続具１１
をリードフレーム１上に載置させる。そして、チップ５
０表面電極５畠とチップ用電極１２とを、インナーリー
ド３とインナーリード用電極１３とをそれぞれ対接させ
、半導体素子用接続具１１の取付は片１１ｂをリードフ
レーム１の宙吊シリード４に半田等の接合材（図示せず
）を介して固着させる、このようにして表面電極５ａと
インナーリード３とが接続されることになる。
てチップ５０表面電極５ａとインナーリード３とを接続
させるには、ダイパッド２上に接合材６を介して固着さ
れたチップ５の上方を覆うよう半導体素子用接続具１１
をリードフレーム１上に載置させる。そして、チップ５
０表面電極５畠とチップ用電極１２とを、インナーリー
ド３とインナーリード用電極１３とをそれぞれ対接させ
、半導体素子用接続具１１の取付は片１１ｂをリードフ
レーム１の宙吊シリード４に半田等の接合材（図示せず
）を介して固着させる、このようにして表面電極５ａと
インナーリード３とが接続されることになる。
したがって、チップ５の各表面電極５ａとインナーリー
ド３とが一度に接続されることになる。
ド３とが一度に接続されることになる。
以上説明したように本発明に係る半導体素子用接続具は
、リードフレームに固着された半導体素子およびインナ
ーリード部の上方を覆う配線板を備え、この配線板の下
面に、前記半導体素子の表面電極に対向し接続される半
導体素子用電極と、この半導体素子用電極にそれぞれ接
続されかつ前記リードフレームのインナーリード部に対
向し接続されるインナーリード用電極とを複数突設した
念め、半導体素子の各表面電極とインナーリード部との
全ての接続が一度に行なわれることになる。
、リードフレームに固着された半導体素子およびインナ
ーリード部の上方を覆う配線板を備え、この配線板の下
面に、前記半導体素子の表面電極に対向し接続される半
導体素子用電極と、この半導体素子用電極にそれぞれ接
続されかつ前記リードフレームのインナーリード部に対
向し接続されるインナーリード用電極とを複数突設した
念め、半導体素子の各表面電極とインナーリード部との
全ての接続が一度に行なわれることになる。
したがって、半導体素子の大小にかかわることなくワイ
ヤボンディング時間を短縮することができ、サイクルタ
イムが向上される。また、接続用金属細線が不要となる
九め、樹脂モールド時における金属細線の撓み、切断等
の不具合が解消され、信頼性の高い半導体装置が得られ
る。
ヤボンディング時間を短縮することができ、サイクルタ
イムが向上される。また、接続用金属細線が不要となる
九め、樹脂モールド時における金属細線の撓み、切断等
の不具合が解消され、信頼性の高い半導体装置が得られ
る。
さらにま九、高精度のワイヤボンディング装置が不要に
なシ、装置システムの低コスト化がはかられると共に、
アッセンブリ工程の簡略化が実現され、コンパクトでし
かも安価な半導体装置を得ることができる。
なシ、装置システムの低コスト化がはかられると共に、
アッセンブリ工程の簡略化が実現され、コンパクトでし
かも安価な半導体装置を得ることができる。
第１図は本発明に係る半導体素子用接続具を示す斜視図
、第２図はその底面図、第３図は本発明に係る半導体素
子用接続具が取付けられた状態を示す平面図、第４図は
第３図中ＩＶ−ＩＶ線断面図、第５図は従来のリードフ
レームの一部を示す平面図、第６図は第５図中Ｖｌ−Ｖ
ｌ線断面図、第７図は半導体素子が搭載された状態を一
部を拡大して示す斜視図である。 １・・―・ＩＪ −）”フレーム、３・・−・インナー
リード、５・・・・チップ、５＆ ・・・・表面電極、
１１・・・・半導体素子用接続具、口」−・・・配線板
、１２・・・・チップ用電極、１３・・・−インナーリ
ード用電極。
、第２図はその底面図、第３図は本発明に係る半導体素
子用接続具が取付けられた状態を示す平面図、第４図は
第３図中ＩＶ−ＩＶ線断面図、第５図は従来のリードフ
レームの一部を示す平面図、第６図は第５図中Ｖｌ−Ｖ
ｌ線断面図、第７図は半導体素子が搭載された状態を一
部を拡大して示す斜視図である。 １・・―・ＩＪ −）”フレーム、３・・−・インナー
リード、５・・・・チップ、５＆ ・・・・表面電極、
１１・・・・半導体素子用接続具、口」−・・・配線板
、１２・・・・チップ用電極、１３・・・−インナーリ
ード用電極。
Claims (1)
- リードフレームに固着された半導体素子およびインナ
ーリード部の上方を覆う配線板を備え、この配線板の下
面に、前記半導体素子の表面電極に対向し接続される半
導体素子用電極と、この半導体素子用電極にそれぞれ接
続されかつ前記リードフレームのインナーリード部に対
向し接続されるインナーリード用電極とを複数突設した
ことを特徴とする半導体素子用接続具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092156A JPH01262652A (ja) | 1988-04-13 | 1988-04-13 | 半導体素子用接続具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092156A JPH01262652A (ja) | 1988-04-13 | 1988-04-13 | 半導体素子用接続具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01262652A true JPH01262652A (ja) | 1989-10-19 |
Family
ID=14046561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63092156A Pending JPH01262652A (ja) | 1988-04-13 | 1988-04-13 | 半導体素子用接続具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01262652A (ja) |
-
1988
- 1988-04-13 JP JP63092156A patent/JPH01262652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JP2840166B2 (ja) | 半導体装置 | |
| JPH0228966A (ja) | 半導体装置 | |
| JP3317010B2 (ja) | 電子装置 | |
| JP2504187B2 (ja) | リ―ドフレ―ム | |
| JP2574378B2 (ja) | 力覚センサの信号伝達体 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH0731551Y2 (ja) | 回路ブロックと電極板の接合構造 | |
| JP2661152B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2602278B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06103731B2 (ja) | 半導体パッケ−ジ | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| KR200155176Y1 (ko) | 반도체 패키지 | |
| JP2542675B2 (ja) | 半導体装置 | |
| JPH0543294B2 (ja) | ||
| JPS6228780Y2 (ja) | ||
| JPH0414934Y2 (ja) | ||
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2000077595A (ja) | リードフレーム及び半導体集積回路装置 | |
| JPH03147355A (ja) | 半導体装置の製造方法 | |
| JPH033354A (ja) | 半導体装置 | |
| JPH04146636A (ja) | フィルムキャリヤテープのインナーリードボンディング方法 |