JPH0888286A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH0888286A JPH0888286A JP22280994A JP22280994A JPH0888286A JP H0888286 A JPH0888286 A JP H0888286A JP 22280994 A JP22280994 A JP 22280994A JP 22280994 A JP22280994 A JP 22280994A JP H0888286 A JPH0888286 A JP H0888286A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- oxide film
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 66
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 239000012298 atmosphere Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 15
- 238000003860 storage Methods 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- -1 phosphorus ions Chemical class 0.000 abstract description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 ＭＮＯＳ型およびＭＯＮＯＳ型半導体記憶装
置の製造方法において、製造工程中で起こる記憶保持特
性の劣化を抑制する。 【構成】 Ｐ型シリコン基板１上に薄い酸化シリコン膜
５を形成し、その上に窒化シリコン膜６を形成する。そ
の後、亜酸化窒素雰囲気中、１０００℃で熱処理を行な
う。次いで、亜酸化窒素処理した窒化シリコン膜６の上
にポリシリコン膜を全面に形成した後、リンをドープ
し、次いでポリシリコン膜の所定の部分のパターンニン
グを行ない、ｐ−Ｓｉゲート電極７を形成する。その
後、ｐ−Ｓｉゲート電極７と、フィールド酸化膜４をマ
スクにリンイオンを注入して、ソース領域８とドレイン
領域９を形成する。亜酸化窒素雰囲気下における熱処理
によって、その後高温処理が行われても窒化シリコン膜
６の記憶保持特性の劣化が防止されることが確認され
た。
置の製造方法において、製造工程中で起こる記憶保持特
性の劣化を抑制する。 【構成】 Ｐ型シリコン基板１上に薄い酸化シリコン膜
５を形成し、その上に窒化シリコン膜６を形成する。そ
の後、亜酸化窒素雰囲気中、１０００℃で熱処理を行な
う。次いで、亜酸化窒素処理した窒化シリコン膜６の上
にポリシリコン膜を全面に形成した後、リンをドープ
し、次いでポリシリコン膜の所定の部分のパターンニン
グを行ない、ｐ−Ｓｉゲート電極７を形成する。その
後、ｐ−Ｓｉゲート電極７と、フィールド酸化膜４をマ
スクにリンイオンを注入して、ソース領域８とドレイン
領域９を形成する。亜酸化窒素雰囲気下における熱処理
によって、その後高温処理が行われても窒化シリコン膜
６の記憶保持特性の劣化が防止されることが確認され
た。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＮＯＳ（金属−窒化
シリコン膜−酸化シリコン膜−半導体）型およびＭＯＮ
ＯＳ（金属−酸化シリコン膜−窒化シリコン膜−酸化シ
リコン膜−半導体）型電界効果型トランジスタ構造の半
導体記憶装置の製造方法に関する。
シリコン膜−酸化シリコン膜−半導体）型およびＭＯＮ
ＯＳ（金属−酸化シリコン膜−窒化シリコン膜−酸化シ
リコン膜−半導体）型電界効果型トランジスタ構造の半
導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】半導体記憶装置の１つとして、ＭＮＯＳ
（金属−窒化シリコン膜−酸化シリコン膜−半導体）構
造の電界効果型トランジスタからなるＭＮＯＳ型半導体
記憶装置がよく知られている。以前は、ＭＮＯＳ型半導
体記憶装置のゲート電極としてアルミニウム電極を用い
るのが通常であったが、近年では、半導体の寸法微細
化、高集積化、および高速化に伴ってＭＮＯＳ型半導体
記憶装置のゲート電極として、ポリシリコン等の高融点
導電材料を用いる方向に進みつつある。
（金属−窒化シリコン膜−酸化シリコン膜−半導体）構
造の電界効果型トランジスタからなるＭＮＯＳ型半導体
記憶装置がよく知られている。以前は、ＭＮＯＳ型半導
体記憶装置のゲート電極としてアルミニウム電極を用い
るのが通常であったが、近年では、半導体の寸法微細
化、高集積化、および高速化に伴ってＭＮＯＳ型半導体
記憶装置のゲート電極として、ポリシリコン等の高融点
導電材料を用いる方向に進みつつある。
【０００３】また、ＭＮＯＳ型半導体記憶装置のプログ
ラミング電圧の低電圧化を実現するために、窒化シリコ
ン膜−酸化シリコン膜よりなるゲート絶縁膜のうち窒化
シリコン膜を薄膜化すると同時に、窒化シリコン膜の表
面を熱酸化して、窒化シリコン膜の上にも酸化シリコン
膜を有するＭＯＮＯＳ（金属−酸化シリコン膜−窒化シ
リコン膜−酸化シリコン膜−半導体）構造の半導体記憶
装置が知られている。かかるＭＮＯＳ型およびＭＯＮＯ
Ｓ型の半導体記憶装置は、窒化シリコン膜と半導体側の
薄い酸化シリコン膜との界面、または窒化シリコン膜バ
ルク中に分布するトラップに、半導体側から薄い酸化シ
リコン膜を介して電荷をトンネリング注入し、この注入
された電荷の蓄積によりトランジスタのしきい値電圧を
変化させて、情報を記憶させるものである。
ラミング電圧の低電圧化を実現するために、窒化シリコ
ン膜−酸化シリコン膜よりなるゲート絶縁膜のうち窒化
シリコン膜を薄膜化すると同時に、窒化シリコン膜の表
面を熱酸化して、窒化シリコン膜の上にも酸化シリコン
膜を有するＭＯＮＯＳ（金属−酸化シリコン膜−窒化シ
リコン膜−酸化シリコン膜−半導体）構造の半導体記憶
装置が知られている。かかるＭＮＯＳ型およびＭＯＮＯ
Ｓ型の半導体記憶装置は、窒化シリコン膜と半導体側の
薄い酸化シリコン膜との界面、または窒化シリコン膜バ
ルク中に分布するトラップに、半導体側から薄い酸化シ
リコン膜を介して電荷をトンネリング注入し、この注入
された電荷の蓄積によりトランジスタのしきい値電圧を
変化させて、情報を記憶させるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、ＭＮＯ
Ｓ構造においては、ポリシリコンのような高融点導電材
料をゲート電極に用いると、ゲート電極を形成した後で
通常９００℃〜１０００℃程度の高温処理を必要とする
が、この高温熱処理の過程で窒化シリコン膜の膜質の変
化が生じ、ＭＮＯＳ型記憶素子の記憶保持特性を悪化さ
せるという問題があった。
Ｓ構造においては、ポリシリコンのような高融点導電材
料をゲート電極に用いると、ゲート電極を形成した後で
通常９００℃〜１０００℃程度の高温処理を必要とする
が、この高温熱処理の過程で窒化シリコン膜の膜質の変
化が生じ、ＭＮＯＳ型記憶素子の記憶保持特性を悪化さ
せるという問題があった。
【０００５】また、ＭＯＮＯＳ構造の製造方法において
も、窒化シリコン膜を熱酸化する際に、通常９００℃〜
１０００℃程度の高温処理を必要とするので、この過程
で窒化シリコン膜の膜質の変化が起こり、メモリ特性、
特に記憶保持特性の悪化を招くという問題があった。
も、窒化シリコン膜を熱酸化する際に、通常９００℃〜
１０００℃程度の高温処理を必要とするので、この過程
で窒化シリコン膜の膜質の変化が起こり、メモリ特性、
特に記憶保持特性の悪化を招くという問題があった。
【０００６】以上のような現象は、窒化シリコン膜を成
長温度以上の高温で熱処理を行なうことによって窒化シ
リコン膜中に不安定なトラップが生じることが原因と考
えられており、高融点導電材料からなるゲート電極を用
いたＭＮＯＳ型記憶素子の記憶保持特性の悪化、および
窒化シリコン膜を熱酸化した場合のＭＯＮＯＳ型記憶素
子の記憶保持特性の悪化は、実用上の大きな問題となっ
ている。
長温度以上の高温で熱処理を行なうことによって窒化シ
リコン膜中に不安定なトラップが生じることが原因と考
えられており、高融点導電材料からなるゲート電極を用
いたＭＮＯＳ型記憶素子の記憶保持特性の悪化、および
窒化シリコン膜を熱酸化した場合のＭＯＮＯＳ型記憶素
子の記憶保持特性の悪化は、実用上の大きな問題となっ
ている。
【０００７】一方、本願の発明者の研究によると、窒化
シリコン膜形成後の高温熱処理による膜質の悪化は熱処
理条件に強く依存しており、窒化シリコン膜形成後に行
なう高温熱処理の温度が窒化シリコン膜の形成温度以下
であれば膜質が悪化することはほとんどないが、窒化シ
リコン膜の形成温度以上になると膜質の悪化、特にリー
ク電流の増加が起こることがわかった。しかるに、窒化
シリコン膜の形成温度は７５０℃程度であり、窒化シリ
コン膜の形成後に９００〜１０００℃の高温処理を必要
とするものでは、従来の製造方法を用いると、窒化シリ
コン膜の膜質の悪化を回避するのが困難である。
シリコン膜形成後の高温熱処理による膜質の悪化は熱処
理条件に強く依存しており、窒化シリコン膜形成後に行
なう高温熱処理の温度が窒化シリコン膜の形成温度以下
であれば膜質が悪化することはほとんどないが、窒化シ
リコン膜の形成温度以上になると膜質の悪化、特にリー
ク電流の増加が起こることがわかった。しかるに、窒化
シリコン膜の形成温度は７５０℃程度であり、窒化シリ
コン膜の形成後に９００〜１０００℃の高温処理を必要
とするものでは、従来の製造方法を用いると、窒化シリ
コン膜の膜質の悪化を回避するのが困難である。
【０００８】本発明は、斯かる点に鑑みてなされたもの
であり、その目的は、ＭＮＯＳ型半導体記憶装置の製造
方法、およびＭＯＮＯＳ型半導体記憶装置の製造方法と
して、窒化シリコン膜の形成後に高温処理を行いながら
も良好な記憶保持特性を維持させる手段を講ずることに
より、総合的特性の優れた半導体記憶装置を形成するこ
とにあり、特にポリシリコン膜等の高融点導電材料から
なるゲート電極を用いた場合にも、良好な特性を維持す
ることにある。
であり、その目的は、ＭＮＯＳ型半導体記憶装置の製造
方法、およびＭＯＮＯＳ型半導体記憶装置の製造方法と
して、窒化シリコン膜の形成後に高温処理を行いながら
も良好な記憶保持特性を維持させる手段を講ずることに
より、総合的特性の優れた半導体記憶装置を形成するこ
とにあり、特にポリシリコン膜等の高融点導電材料から
なるゲート電極を用いた場合にも、良好な特性を維持す
ることにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、半導体記憶装置の製造に際
し、亜酸化窒素雰囲気下で熱処理を行う工程を導入する
ことにある。
に本発明が講じた手段は、半導体記憶装置の製造に際
し、亜酸化窒素雰囲気下で熱処理を行う工程を導入する
ことにある。
【００１０】具体的に請求項１の発明が講じた手段は、
半導体記憶装置の製造方法として、一導電型半導体基板
上に酸化シリコン膜を形成する工程と、上記酸化シリコ
ン膜上に窒化シリコン膜を形成する工程と、上記窒化シ
リコン膜の形成後に、亜酸化窒素雰囲気における窒化シ
リコン膜の熱処理を行なう工程と、上記窒化シリコン膜
上にゲート電極膜を形成する工程とを設ける方法であ
る。
半導体記憶装置の製造方法として、一導電型半導体基板
上に酸化シリコン膜を形成する工程と、上記酸化シリコ
ン膜上に窒化シリコン膜を形成する工程と、上記窒化シ
リコン膜の形成後に、亜酸化窒素雰囲気における窒化シ
リコン膜の熱処理を行なう工程と、上記窒化シリコン膜
上にゲート電極膜を形成する工程とを設ける方法であ
る。
【００１１】請求項２の発明の講じた手段は、半導体記
憶装置の製造方法として、一導電型半導体基板上に第１
の酸化シリコン膜を形成する工程と、上記第１の酸化シ
リコン膜上に窒化シリコン膜を形成する工程と、上記窒
化シリコン膜の形成後に、亜酸化窒素雰囲気における熱
処理を行なう工程と、上記窒化シリコン膜上に第２の酸
化シリコン膜を形成する工程と、上記第２の酸化シリコ
ン膜上にゲート電極膜を形成する工程とを設ける方法で
ある。
憶装置の製造方法として、一導電型半導体基板上に第１
の酸化シリコン膜を形成する工程と、上記第１の酸化シ
リコン膜上に窒化シリコン膜を形成する工程と、上記窒
化シリコン膜の形成後に、亜酸化窒素雰囲気における熱
処理を行なう工程と、上記窒化シリコン膜上に第２の酸
化シリコン膜を形成する工程と、上記第２の酸化シリコ
ン膜上にゲート電極膜を形成する工程とを設ける方法で
ある。
【００１２】請求項３の発明の講じた手段は、上記請求
項１又は２の発明において、上記ゲート電極膜を形成す
る工程では、ポリシリコン，Ｍｏ，Ｗ等の高融点導電材
料を用いる方法である。
項１又は２の発明において、上記ゲート電極膜を形成す
る工程では、ポリシリコン，Ｍｏ，Ｗ等の高融点導電材
料を用いる方法である。
【００１３】
【作用】以上の方法により、請求項１の発明では、ＭＮ
ＯＳ型構造を有す半導体記憶装置において、窒化シリコ
ン膜形成後に半導体基板に高温処理が施されても、亜酸
化窒素雰囲気下における熱処理が行われることで、リー
ク電流の増大等の窒化シリコン膜の記憶保持特性の悪化
が生じない。亜酸化窒素雰囲気中で熱処理するとリーク
電流の増大が防止されるメカニズムの詳細は現在のとこ
ろ不明であるが、窒化シリコン膜を成長温度以上の高温
で熱処理を行なうことによって生じる窒化シリコン膜中
の不安定なトラップが、亜酸化窒素処理により減少し、
そのため、リーク電流の増大が防止されるものと考えら
れる。
ＯＳ型構造を有す半導体記憶装置において、窒化シリコ
ン膜形成後に半導体基板に高温処理が施されても、亜酸
化窒素雰囲気下における熱処理が行われることで、リー
ク電流の増大等の窒化シリコン膜の記憶保持特性の悪化
が生じない。亜酸化窒素雰囲気中で熱処理するとリーク
電流の増大が防止されるメカニズムの詳細は現在のとこ
ろ不明であるが、窒化シリコン膜を成長温度以上の高温
で熱処理を行なうことによって生じる窒化シリコン膜中
の不安定なトラップが、亜酸化窒素処理により減少し、
そのため、リーク電流の増大が防止されるものと考えら
れる。
【００１４】請求項２の発明では、窒化シリコン膜上に
酸化シリコン膜を形成する工程で、窒化シリコン膜の表
面が熱酸化されるという高温処理を受けることになる
が、請求項１の発明と同様に、ＭＯＮＯＳ型記憶素子に
おける窒化シリコン膜の記憶保持特性の悪化が防止され
る。なお、その機構は請求項１の発明と同様と考えられ
る。
酸化シリコン膜を形成する工程で、窒化シリコン膜の表
面が熱酸化されるという高温処理を受けることになる
が、請求項１の発明と同様に、ＭＯＮＯＳ型記憶素子に
おける窒化シリコン膜の記憶保持特性の悪化が防止され
る。なお、その機構は請求項１の発明と同様と考えられ
る。
【００１５】請求項３の発明では、特にゲート電極が高
融点導電材料で構成される場合、例えばポリシリコン膜
への不純物イオンのドープ等の高温処理が施されるが、
その場合にも、亜酸化窒素雰囲気下における熱処理が行
われることで、ＭＮＯＳ型あるいはＭＯＮＯＳ型構造を
有する記憶素子における窒化シリコン膜の記憶保持特性
の悪化が防止される。
融点導電材料で構成される場合、例えばポリシリコン膜
への不純物イオンのドープ等の高温処理が施されるが、
その場合にも、亜酸化窒素雰囲気下における熱処理が行
われることで、ＭＮＯＳ型あるいはＭＯＮＯＳ型構造を
有する記憶素子における窒化シリコン膜の記憶保持特性
の悪化が防止される。
【００１６】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１７】（第１実施例）まず、第１実施例につい
て、図１及び図２を参照しながら説明する。図１は、第
１実施例におけるＭＮＯＳ型半導体記憶装置の製造工程
における構造の変化を示す断面図である。
て、図１及び図２を参照しながら説明する。図１は、第
１実施例におけるＭＮＯＳ型半導体記憶装置の製造工程
における構造の変化を示す断面図である。
【００１８】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１上に通常の熱酸化法により、酸化シリコン膜
２を約５０ｎｍの厚みで基板全面に形成し、その上に窒
化シリコン膜３を公知の気相成長法により約１００ｎｍ
の厚みで形成する。その後、素子分離を形成しようとす
る所定の部分を公知のフォトエッチング技術により除去
する。
コン基板１上に通常の熱酸化法により、酸化シリコン膜
２を約５０ｎｍの厚みで基板全面に形成し、その上に窒
化シリコン膜３を公知の気相成長法により約１００ｎｍ
の厚みで形成する。その後、素子分離を形成しようとす
る所定の部分を公知のフォトエッチング技術により除去
する。
【００１９】次に、図１（ｂ）に示すように、酸化シリ
コン膜２及び窒化シリコン膜３の開口部に、通常の熱酸
化法によりフィールド酸化膜４を約７００ｎｍの厚みで
形成する。
コン膜２及び窒化シリコン膜３の開口部に、通常の熱酸
化法によりフィールド酸化膜４を約７００ｎｍの厚みで
形成する。
【００２０】次に、図１（ｃ）に示すように、窒化シリ
コン膜３とその下の酸化シリコン膜２を順次エッチング
により除去した後、トンネリング媒体となりうる約２ｎ
ｍの厚みの薄いトンネル酸化シリコン膜５を、８００
℃、酸素雰囲気中で酸化して形成する。次いで、トンネ
ル酸化シリコン膜５の上に、ジクロルシラン（ＳｉＨ2
Ｃｌ2 ）とアンモニア（ＮＨ3 ）との化学反応にもとづ
く減圧気相成長法によって窒化シリコン膜６を形成させ
る。本実施例では、７５０℃、ＮＨ3 ／ＳｉＨ2Ｃｌ2
＝１０の条件下で窒化シリコン膜６を形成し、その膜厚
は約３５ｎｍである。この窒化シリコン膜６を形成した
後、亜酸化窒素（Ｎ2 ０）雰囲気中、温度約１０００℃
で２０分間の熱処理を行った。
コン膜３とその下の酸化シリコン膜２を順次エッチング
により除去した後、トンネリング媒体となりうる約２ｎ
ｍの厚みの薄いトンネル酸化シリコン膜５を、８００
℃、酸素雰囲気中で酸化して形成する。次いで、トンネ
ル酸化シリコン膜５の上に、ジクロルシラン（ＳｉＨ2
Ｃｌ2 ）とアンモニア（ＮＨ3 ）との化学反応にもとづ
く減圧気相成長法によって窒化シリコン膜６を形成させ
る。本実施例では、７５０℃、ＮＨ3 ／ＳｉＨ2Ｃｌ2
＝１０の条件下で窒化シリコン膜６を形成し、その膜厚
は約３５ｎｍである。この窒化シリコン膜６を形成した
後、亜酸化窒素（Ｎ2 ０）雰囲気中、温度約１０００℃
で２０分間の熱処理を行った。
【００２１】なお、９００℃以下の温度でも窒化シリコ
ン膜６の膜質の悪化は生じるので、本発明を適用する効
果はある。ただし、窒化シリコン膜６の総合的な特性を
より向上させるには、９００℃以上の温度で熱処理を行
うことが望ましい。また、ランプ加熱法等の急速加熱法
を用いても同様の効果が期待できる。
ン膜６の膜質の悪化は生じるので、本発明を適用する効
果はある。ただし、窒化シリコン膜６の総合的な特性を
より向上させるには、９００℃以上の温度で熱処理を行
うことが望ましい。また、ランプ加熱法等の急速加熱法
を用いても同様の効果が期待できる。
【００２２】次に、公知の気相成長法によりポリシリコ
ン膜を全面に形成した後、リンを１０００℃程度の気相
からの熱拡散によりドープし（１０００℃の条件下で、
不純物濃度は約２×１０20ｃｍ-3である）、次いで、ポ
リシリコン膜、窒化シリコン膜６，酸化シリコン膜５の
所定の部分を公知のフォトエッチング技術により順次エ
ッチングを行って、図１（ｄ）に示すように、ポリシリ
コン膜からなるｐ−Ｓｉゲート電極７を形成する。さら
に、ｐ−Ｓｉゲート電極７とフィールド酸化膜４をマス
クとして、リンイオン（注入エネルギは１００ＫｅＶ，
ドーズ量は４×１０15cm-2程度である）を打ち込み、ソ
ース領域８およびドレイン領域９を形成する。
ン膜を全面に形成した後、リンを１０００℃程度の気相
からの熱拡散によりドープし（１０００℃の条件下で、
不純物濃度は約２×１０20ｃｍ-3である）、次いで、ポ
リシリコン膜、窒化シリコン膜６，酸化シリコン膜５の
所定の部分を公知のフォトエッチング技術により順次エ
ッチングを行って、図１（ｄ）に示すように、ポリシリ
コン膜からなるｐ−Ｓｉゲート電極７を形成する。さら
に、ｐ−Ｓｉゲート電極７とフィールド酸化膜４をマス
クとして、リンイオン（注入エネルギは１００ＫｅＶ，
ドーズ量は４×１０15cm-2程度である）を打ち込み、ソ
ース領域８およびドレイン領域９を形成する。
【００２３】次に、酸化シリコン膜１０を全面に気相成
長させた後、ソース領域８およびドレイン領域８の不純
物の活性化と酸化シリコン膜１０の緻密化のために、１
０００℃の窒素雰囲気中で２０分間の熱処理を行なう。
最後に、酸化シリコン膜１０に、公知のフォトエツチン
グ技術により、コンタクト孔を開孔した後、Ａｌ電極１
１を形成すると、図１（ｅ）に示すごときポリシリコン
ゲートのＭＮＯＳ型半導体記憶装置が作製される。
長させた後、ソース領域８およびドレイン領域８の不純
物の活性化と酸化シリコン膜１０の緻密化のために、１
０００℃の窒素雰囲気中で２０分間の熱処理を行なう。
最後に、酸化シリコン膜１０に、公知のフォトエツチン
グ技術により、コンタクト孔を開孔した後、Ａｌ電極１
１を形成すると、図１（ｅ）に示すごときポリシリコン
ゲートのＭＮＯＳ型半導体記憶装置が作製される。
【００２４】図２は、上述の工程を経て製造されたポリ
シリコングゲートのＭＮＯＳ型記憶素子の記憶保持特性
を示し、横軸はしきい値電圧Ｖthを、縦軸は蓄積された
電荷の減衰率（ΔＶth／Δlog ｔ、ただし、ｔは時間）
を表わしている。実線で示す直線１２は本発明の製造方
法により形成されたポリシリコンゲートのＭＮＯＳ型記
憶素子の記憶保持特性を示し、破線で示す直線１３は従
来のアルミゲートのＭＮＯＳ型記憶素子の記憶保持特性
を示す。ここで、直線の傾きが小さいほど記憶保持特性
が優れていることを示すが、本発明により形成されたポ
リシリコンゲートのＭＮＯＳ型記憶素子は、従来のアル
ミゲートのＭＮＯＳ型記憶素子（低温熱処理）と比較し
ても、記憶保持特性を示す直線１２，１３の傾きにほと
んど差がなく、同程度の記憶保持能力を有し、減衰率の
劣化の少ない優れた特性を得ていることがわかる。すな
わち、高融点導電材料をゲート電極として使用しても、
窒化シリコン膜６の膜質の劣化つまり記憶保持能力の低
下を有効に防止し得ることが示されている。
シリコングゲートのＭＮＯＳ型記憶素子の記憶保持特性
を示し、横軸はしきい値電圧Ｖthを、縦軸は蓄積された
電荷の減衰率（ΔＶth／Δlog ｔ、ただし、ｔは時間）
を表わしている。実線で示す直線１２は本発明の製造方
法により形成されたポリシリコンゲートのＭＮＯＳ型記
憶素子の記憶保持特性を示し、破線で示す直線１３は従
来のアルミゲートのＭＮＯＳ型記憶素子の記憶保持特性
を示す。ここで、直線の傾きが小さいほど記憶保持特性
が優れていることを示すが、本発明により形成されたポ
リシリコンゲートのＭＮＯＳ型記憶素子は、従来のアル
ミゲートのＭＮＯＳ型記憶素子（低温熱処理）と比較し
ても、記憶保持特性を示す直線１２，１３の傾きにほと
んど差がなく、同程度の記憶保持能力を有し、減衰率の
劣化の少ない優れた特性を得ていることがわかる。すな
わち、高融点導電材料をゲート電極として使用しても、
窒化シリコン膜６の膜質の劣化つまり記憶保持能力の低
下を有効に防止し得ることが示されている。
【００２５】なお、上述の実施例では、Ｐ型半導体基板
を用い、Ｎチャネル型ＭＮＯＳ構造の半導体記憶装置を
形成する場合について説明したが、本発明はかかる実施
例に限定されるものではなく、Ｐチャネル型ＭＮＯＳ構
造にも適用し得る。また、高融点導電材料からなるゲー
ト電極としてポリシリコンを用いた例を示したが、Ｍ
ｏ，Ｗ等の高融点金属材料を用いてもよいことはいうま
でもない。
を用い、Ｎチャネル型ＭＮＯＳ構造の半導体記憶装置を
形成する場合について説明したが、本発明はかかる実施
例に限定されるものではなく、Ｐチャネル型ＭＮＯＳ構
造にも適用し得る。また、高融点導電材料からなるゲー
ト電極としてポリシリコンを用いた例を示したが、Ｍ
ｏ，Ｗ等の高融点金属材料を用いてもよいことはいうま
でもない。
【００２６】（第２実施例）次に、第２実施例につい
て、図３及び図４を参照しながら説明する。
て、図３及び図４を参照しながら説明する。
【００２７】図３は、第２実施例におけるＭ０ＮＯＳ型
半導体記憶装置の製造工程における構造の変化を示す断
面図である。
半導体記憶装置の製造工程における構造の変化を示す断
面図である。
【００２８】まず、図３（ａ）に示すように、Ｎ型シリ
コン基板１４上に通常の選択拡散技術により、ソース領
域１５およびドレイン領域１６を形成し、選択拡散時に
形成した酸化シリコン膜１７の所定の部分を、公知のフ
ォトエッチング技術で開孔する。その後、この開孔部分
に２ｎｍ程度の薄いトンネル酸化シリコン膜１８を、８
００℃、酸化雰囲気中で基板の酸化熱処理により形成す
る。
コン基板１４上に通常の選択拡散技術により、ソース領
域１５およびドレイン領域１６を形成し、選択拡散時に
形成した酸化シリコン膜１７の所定の部分を、公知のフ
ォトエッチング技術で開孔する。その後、この開孔部分
に２ｎｍ程度の薄いトンネル酸化シリコン膜１８を、８
００℃、酸化雰囲気中で基板の酸化熱処理により形成す
る。
【００２９】次いで、図３（ｂ）に示すように、トンネ
ル酸化シリコン膜１８の上に、ジクロルシラン（ＳｉＨ
2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）との化学反応にもと
づく減圧気相成長法によって窒化シリコン膜１９を形成
させる。本実施例では、７５０℃、ＮＨ3 ／ＳｉＨ2 Ｃ
ｌ2 ＝１０の条件下で窒化シリコン膜１９を形成し、そ
の膜厚は約４０ｎｍである。つぎに、窒化シリコン膜１
９を形成した後、亜酸化窒素（Ｎ2 ０）雰囲気中、１１
００℃で３０秒間ランプ加熱法により急速加熱処理を行
なう。次いで、亜酸化窒素処理をした窒化シリコン膜の
上を９００℃、水蒸気雰囲気中で約４５分間酸化処理を
行ない、約３ｎｍの厚みで熱酸化シリコン膜２０を形成
させる。
ル酸化シリコン膜１８の上に、ジクロルシラン（ＳｉＨ
2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）との化学反応にもと
づく減圧気相成長法によって窒化シリコン膜１９を形成
させる。本実施例では、７５０℃、ＮＨ3 ／ＳｉＨ2 Ｃ
ｌ2 ＝１０の条件下で窒化シリコン膜１９を形成し、そ
の膜厚は約４０ｎｍである。つぎに、窒化シリコン膜１
９を形成した後、亜酸化窒素（Ｎ2 ０）雰囲気中、１１
００℃で３０秒間ランプ加熱法により急速加熱処理を行
なう。次いで、亜酸化窒素処理をした窒化シリコン膜の
上を９００℃、水蒸気雰囲気中で約４５分間酸化処理を
行ない、約３ｎｍの厚みで熱酸化シリコン膜２０を形成
させる。
【００３０】次に、図３（ｃ）に示すように、Ａｌゲー
ト電極２１を通常の真空蒸着法により被着させる。その
後、通常のＭＯＳプロセスに従ってＭＯＮＯＳ型半導体
記憶装置を形成した。
ト電極２１を通常の真空蒸着法により被着させる。その
後、通常のＭＯＳプロセスに従ってＭＯＮＯＳ型半導体
記憶装置を形成した。
【００３１】以上の工程により得られたＭＯＮＯＳ型記
憶素子の記憶保持特性を図４に示す。横軸及び縦軸の表
示は上記図２と同じである。実線で示す直線２２は本発
明の製造方法により形成されたＡｌゲートのＭＯＮＯＳ
型記憶素子の記憶保持特性を示し、破線で示す直線２３
は従来のＡｌゲートのＭＮＯＳ型記憶素子の記憶保持特
性を示す。
憶素子の記憶保持特性を図４に示す。横軸及び縦軸の表
示は上記図２と同じである。実線で示す直線２２は本発
明の製造方法により形成されたＡｌゲートのＭＯＮＯＳ
型記憶素子の記憶保持特性を示し、破線で示す直線２３
は従来のＡｌゲートのＭＮＯＳ型記憶素子の記憶保持特
性を示す。
【００３２】図４に示すように、本発明の製造方法によ
り作製したＭＯＮＯＳ型記憶素子は、従来のＭＮＯＳ型
記憶素子と比較しても、記憶保持特性を示す直線２２，
２３の傾きにほとんど差がなく、減衰率の劣化の少ない
優れた特性を得ていることがわかる。すなわち、高温熱
処理による窒化シリコン膜１９の熱酸化を行っても、窒
化シリコン膜１９の膜質の劣化つまり記憶保持能力の低
下を有効に防止し得ることが示されている。
り作製したＭＯＮＯＳ型記憶素子は、従来のＭＮＯＳ型
記憶素子と比較しても、記憶保持特性を示す直線２２，
２３の傾きにほとんど差がなく、減衰率の劣化の少ない
優れた特性を得ていることがわかる。すなわち、高温熱
処理による窒化シリコン膜１９の熱酸化を行っても、窒
化シリコン膜１９の膜質の劣化つまり記憶保持能力の低
下を有効に防止し得ることが示されている。
【００３３】なお、上記第２実施例では、Ｎ型半導体基
板を用い、Ｐチャネル型ＭＯＮＯＳ構造の半導体記憶装
置を形成する場合について説明したが、本発明はかかる
実施例に限定されるものではなく、Ｎチャネル型ＭＮＯ
Ｓ構造にも適用し得る。また、ゲート電極として、ポリ
シリコン等の高融点導電材料を用いてもよいことはいう
までもない。
板を用い、Ｐチャネル型ＭＯＮＯＳ構造の半導体記憶装
置を形成する場合について説明したが、本発明はかかる
実施例に限定されるものではなく、Ｎチャネル型ＭＮＯ
Ｓ構造にも適用し得る。また、ゲート電極として、ポリ
シリコン等の高融点導電材料を用いてもよいことはいう
までもない。
【００３４】
【発明の効果】以上説明したように、請求項１の発明に
よれば、ＭＮＯＳ構造を有する半導体記憶装置の製造方
法として、窒化シリコン膜の形成後に、亜酸化窒素雰囲
気下で熱処理を行う工程を設けたので、ＭＮＯＳ型記憶
素子の高温熱処理に起因する記憶保持特性の悪化を防止
することができる。
よれば、ＭＮＯＳ構造を有する半導体記憶装置の製造方
法として、窒化シリコン膜の形成後に、亜酸化窒素雰囲
気下で熱処理を行う工程を設けたので、ＭＮＯＳ型記憶
素子の高温熱処理に起因する記憶保持特性の悪化を防止
することができる。
【００３５】請求項２の発明によれば、ＭＯＮＯＳ構造
を有する半導体記憶装置の製造方法として、窒化シリコ
ン膜の形成後に、亜酸化窒素雰囲気下で熱処理を行う工
程を設けたので、ＭＯＮＯＳ型記憶素子の熱酸化等の高
温処理に起因する記憶保持特性の悪化を防止することが
できる。
を有する半導体記憶装置の製造方法として、窒化シリコ
ン膜の形成後に、亜酸化窒素雰囲気下で熱処理を行う工
程を設けたので、ＭＯＮＯＳ型記憶素子の熱酸化等の高
温処理に起因する記憶保持特性の悪化を防止することが
できる。
【００３６】請求項３の発明では、請求項１又は２の発
明を、高融点導電材料からなるゲート電極を有する半導
体記憶装置に適用するようにしたので、著効を発揮する
ことができる。
明を、高融点導電材料からなるゲート電極を有する半導
体記憶装置に適用するようにしたので、著効を発揮する
ことができる。
【図１】第１実施例におけるＭＮＯＳ型半導体記憶装置
の製造工程における構造の変化を示す断面図である。
の製造工程における構造の変化を示す断面図である。
【図２】第１実施例に係るＭＮＯＳ型記憶素子の記憶保
持特性を従来の記憶素子の特性と比較するための特性図
である。
持特性を従来の記憶素子の特性と比較するための特性図
である。
【図３】第２実施例に係るＭＯＮＯＳ型半導体記憶装置
の製造工程における構造の変化を示す断面図である。
の製造工程における構造の変化を示す断面図である。
【図４】第２の実施例に係るＭＯＮＯＳ型記憶素子の記
憶保持特性を従来の記憶素子の特性と比較するための特
性図である。
憶保持特性を従来の記憶素子の特性と比較するための特
性図である。
１ Ｐ型シリコン基板 ２ 酸化シリコン膜 ３ 窒化シリコン膜 ４ フィールド酸化膜 ５ トンネル酸化シリコン膜 ６ 窒化シリコン膜 ７ ｐ−Ｓｉゲート電極 ８ ソース領域 ９ ドレイン領域 １０ 酸化シリコン膜 １１ Ａｌ電極 １４ Ｎ型シリコン基板 １５ ソース領域 １６ ドレイン領域 １７ 酸化シリコン膜 １８ トンネル酸化シリコン膜 １９ 窒化シリコン膜 ２０ 熱酸化シリコン膜 ２１ Ａｌゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｍ
Claims (3)
- 【請求項１】 一導電型半導体基板上に酸化シリコン膜
を形成する工程と、 上記酸化シリコン膜上に窒化シリコン膜を形成する工程
と、 上記窒化シリコン膜の形成後に、亜酸化窒素雰囲気にお
ける窒化シリコン膜の熱処理を行なう工程と、 上記窒化シリコン膜上にゲート電極膜を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。 - 【請求項２】 一導電型半導体基板上に第１の酸化シリ
コン膜を形成する工程と、 上記第１の酸化シリコン膜上に窒化シリコン膜を形成す
る工程と、 上記窒化シリコン膜の形成後に、亜酸化窒素雰囲気にお
ける熱処理を行なう工程と、 上記窒化シリコン膜上に第２の酸化シリコン膜を形成す
る工程と、 上記第２の酸化シリコン膜上にゲート電極膜を形成する
工程とを有することを特徴とする半導体記憶装置の製造
方法。 - 【請求項３】 請求項１又は２記載の半導体記憶装置の
製造方法において、 上記ゲート電極膜を形成する工程では、ポリシリコン，
Ｍｏ，Ｗ等の高融点導電材料を用いることを特徴とする
半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22280994A JPH0888286A (ja) | 1994-09-19 | 1994-09-19 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22280994A JPH0888286A (ja) | 1994-09-19 | 1994-09-19 | 半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888286A true JPH0888286A (ja) | 1996-04-02 |
Family
ID=16788244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22280994A Withdrawn JPH0888286A (ja) | 1994-09-19 | 1994-09-19 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888286A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19631146A1 (de) * | 1996-08-01 | 1998-02-05 | Siemens Ag | Nichtflüchtige Speicherzelle |
| WO2004086512A1 (ja) * | 2003-03-26 | 2004-10-07 | Fujitsu Limited | 半導体記憶装置 |
| KR100606929B1 (ko) * | 2004-05-27 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 프로그래밍/소거 방법 |
| US7598559B2 (en) | 2005-03-04 | 2009-10-06 | Sharp Kabushiki Kaisha | Semiconductor storage device, manufacturing method therefor, and portable electronic equipment |
| US8114735B2 (en) | 2006-09-20 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing a non-volatile memory device |
-
1994
- 1994-09-19 JP JP22280994A patent/JPH0888286A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19631146A1 (de) * | 1996-08-01 | 1998-02-05 | Siemens Ag | Nichtflüchtige Speicherzelle |
| WO2004086512A1 (ja) * | 2003-03-26 | 2004-10-07 | Fujitsu Limited | 半導体記憶装置 |
| KR100606929B1 (ko) * | 2004-05-27 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 프로그래밍/소거 방법 |
| US7598559B2 (en) | 2005-03-04 | 2009-10-06 | Sharp Kabushiki Kaisha | Semiconductor storage device, manufacturing method therefor, and portable electronic equipment |
| US8114735B2 (en) | 2006-09-20 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing a non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861347A (en) | Method for forming a high voltage gate dielectric for use in integrated circuit | |
| US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
| US6091109A (en) | Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region | |
| US6037205A (en) | Method of forming capacitor for semiconductor device using N2 O gas | |
| US6548363B1 (en) | Method to reduce the gate induced drain leakage current in CMOS devices | |
| US6133605A (en) | Semiconductor nonvolatile memory transistor and method of fabricating the same | |
| US4305086A (en) | MNOS Memory device and method of manufacture | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JP3068270B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| KR960000233B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| JP5034332B2 (ja) | 半導体装置の製造方法 | |
| JPH0964362A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JP2006041101A (ja) | 半導体装置及びその製造方法 | |
| JPH04320378A (ja) | メモリトランジスタ | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6958299B2 (en) | Methods of manufacturing semiconductor devices | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0422031B2 (ja) | ||
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |