JPH0126548B2 - - Google Patents
Info
- Publication number
- JPH0126548B2 JPH0126548B2 JP56202231A JP20223181A JPH0126548B2 JP H0126548 B2 JPH0126548 B2 JP H0126548B2 JP 56202231 A JP56202231 A JP 56202231A JP 20223181 A JP20223181 A JP 20223181A JP H0126548 B2 JPH0126548 B2 JP H0126548B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- base oxide
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置とくに絶縁分離形バイポー
ラ集積回路に関するもので、特に絶縁分離形バイ
ポーラ集積回路の基板の電極を集積回路表面より
取り出すことを目的とするものである。
ラ集積回路に関するもので、特に絶縁分離形バイ
ポーラ集積回路の基板の電極を集積回路表面より
取り出すことを目的とするものである。
バイポーラ集積回路の高速化、低消費電力化、
高密度化を目的とした微細化構造のデパイスが既
に数多く提案され、その中で従来のＰ形分離領域
を酸化膜に置き替える絶縁分離形のバイポーラ集
積回路が、容量の低下、微細化といつた点で有利
で今後の有望な構造である。
高密度化を目的とした微細化構造のデパイスが既
に数多く提案され、その中で従来のＰ形分離領域
を酸化膜に置き替える絶縁分離形のバイポーラ集
積回路が、容量の低下、微細化といつた点で有利
で今後の有望な構造である。
第１図に従来の絶縁分離形バイポーラICの構
造断面図を示す。図中、１はＰ形半導体基板、２
はn+埋込み層、３はチヤンネルストツパーとし
てのp+埋込層、４はコレクタ領域であるｎ形エ
ピタキシヤル層、５はＰ形のベース領域、６はコ
レクタコンタクトをとるためのn+領域、７はn+
のエミツタ領域、８はトランジスタ間を分離する
分離酸化膜、９はコレクタとベースを分離するた
めの酸化膜、１０はベース電極とエミツタ電極を
分離するための酸化膜である。
造断面図を示す。図中、１はＰ形半導体基板、２
はn+埋込み層、３はチヤンネルストツパーとし
てのp+埋込層、４はコレクタ領域であるｎ形エ
ピタキシヤル層、５はＰ形のベース領域、６はコ
レクタコンタクトをとるためのn+領域、７はn+
のエミツタ領域、８はトランジスタ間を分離する
分離酸化膜、９はコレクタとベースを分離するた
めの酸化膜、１０はベース電極とエミツタ電極を
分離するための酸化膜である。
この第１図の構造で分るように絶縁分離法は、
多くの接合側面が絶縁膜のため接合容量が小さく
なり、高速化に有利である。分離絶縁膜とベース
あるいはエミツタとの間との寸法マージンが不必
要のためトランジスタセルの微細化に適している
等の利点がある。しかしながら、従来のpn操合
分離構造では、ｐ形分離領域が無いために基板の
電位は裏面からしか与えることができないという
重大な欠点を有する。基板の電位が表面から与え
ることができないことはラツチアツプが発生しや
すいという悪影響をおよぼす。すなわち、通常バ
イポーラICのラツチアツプの一つの大きな原因
は、基板電位がIC全体にわたつて均一で、最も
低い電位に固定できなくなるところにある。した
がつてそれを防止するために、ラツチアツプが発
生しやすそうな箇所の基板電位は、できるかぎり
表面より配線によつて与える方が望ましい。この
ことは特にICが大規模大面積化あるいは微細化
のためにエピタキシヤル層を薄くしたときに顕著
に現われる。
多くの接合側面が絶縁膜のため接合容量が小さく
なり、高速化に有利である。分離絶縁膜とベース
あるいはエミツタとの間との寸法マージンが不必
要のためトランジスタセルの微細化に適している
等の利点がある。しかしながら、従来のpn操合
分離構造では、ｐ形分離領域が無いために基板の
電位は裏面からしか与えることができないという
重大な欠点を有する。基板の電位が表面から与え
ることができないことはラツチアツプが発生しや
すいという悪影響をおよぼす。すなわち、通常バ
イポーラICのラツチアツプの一つの大きな原因
は、基板電位がIC全体にわたつて均一で、最も
低い電位に固定できなくなるところにある。した
がつてそれを防止するために、ラツチアツプが発
生しやすそうな箇所の基板電位は、できるかぎり
表面より配線によつて与える方が望ましい。この
ことは特にICが大規模大面積化あるいは微細化
のためにエピタキシヤル層を薄くしたときに顕著
に現われる。
本発明は、上記欠点を補い、IC表面より基板
のコンタクトをとれるようにした絶縁分離形バイ
ポーラ集積回路を提案するものである。
のコンタクトをとれるようにした絶縁分離形バイ
ポーラ集積回路を提案するものである。
以下図面に従つて本発明の構成を示す。第２図
に本発明の一実施例の断面図を示す。図中１〜１
０まで各要素は第１図のそれらと同一である。１
１はｐ形拡散領域であり、チヤンネルストツパー
としての高濃度領域ならびに基板へのコンタクト
を取るための高濃度領域を兼ねている。１２は選
択酸化法によつて形成された分離絶縁膜である。
１３，１４，１５，１６は各々基板、ベース、エ
ミツタ、コレクタの電極である。つまり第２図の
特徴は、このｐ形拡散領域１１と分離絶縁膜１２
にあり、特にその形成方法に特徴がある。
に本発明の一実施例の断面図を示す。図中１〜１
０まで各要素は第１図のそれらと同一である。１
１はｐ形拡散領域であり、チヤンネルストツパー
としての高濃度領域ならびに基板へのコンタクト
を取るための高濃度領域を兼ねている。１２は選
択酸化法によつて形成された分離絶縁膜である。
１３，１４，１５，１６は各々基板、ベース、エ
ミツタ、コレクタの電極である。つまり第２図の
特徴は、このｐ形拡散領域１１と分離絶縁膜１２
にあり、特にその形成方法に特徴がある。
次に第３図に従つて本発明の製造方法の一実施
例を説明する。まず工程Ａに示すようにｐ形埋込
領域２１、ｎ形埋込領域２２をｐ形半導体基板１
内に選択的に形成した後、ｎ形エピタキシヤル層
２３を成長させ、その後第１の下地酸化膜２４を
エピタキシヤル層２３上に形成した後、第１の窒
化膜２５を形成する。その後第１の窒化膜２５お
よび第１の下地酸化膜２４をマスクとして選択的
にエピタキシヤル層２３を途中までエツチングす
る。ここまでは従来の絶縁分離工程と同一であ
る。
例を説明する。まず工程Ａに示すようにｐ形埋込
領域２１、ｎ形埋込領域２２をｐ形半導体基板１
内に選択的に形成した後、ｎ形エピタキシヤル層
２３を成長させ、その後第１の下地酸化膜２４を
エピタキシヤル層２３上に形成した後、第１の窒
化膜２５を形成する。その後第１の窒化膜２５お
よび第１の下地酸化膜２４をマスクとして選択的
にエピタキシヤル層２３を途中までエツチングす
る。ここまでは従来の絶縁分離工程と同一であ
る。
次に工程Ｂに示すように、第２の下地酸化膜２
６を形成し、さらに第２の窒化膜２７を形成す
る。
６を形成し、さらに第２の窒化膜２７を形成す
る。
次に工程Ｃに示すように、まず第２の窒化膜２
７をフオトエツチングにより選択的に除去した
後、その第２の窒化膜２７をマスクとして第２の
下地酸化膜２６をエツチングする。なおこの時、
第２の窒化膜２７および第２の下地酸化膜２６は
工程Ｃに図示するように、将来分離領域となるべ
き、エピタキシヤル層２３を途中までエツチング
した領域の一部に残すようにする。
７をフオトエツチングにより選択的に除去した
後、その第２の窒化膜２７をマスクとして第２の
下地酸化膜２６をエツチングする。なおこの時、
第２の窒化膜２７および第２の下地酸化膜２６は
工程Ｃに図示するように、将来分離領域となるべ
き、エピタキシヤル層２３を途中までエツチング
した領域の一部に残すようにする。
次にこの状態で高圧酸化によつて分離酸化を行
ない、エピタキシヤル層で形成された各島領域４
を分離した後第１および第２の窒化膜２５，２７
と第１および第２の下地酸化膜２４，２６を除去
する。工程Ｄにこの時の状態を示している。なお
図中２はｎ形埋込み領域、３はチヤンネルストツ
パーを形成しているｐ形埋込領域、８，１２は分
離絶縁膜、１１は３と同じｐ形埋込領域である
が、図のように絶縁膜の酸化形成の際エピタキシ
ヤル層４中にｐ形埋込領域２１からの拡散が進行
して表面までｐ形反転させたものであり、基板へ
の電極取り出し用のコンタクト領域となる。な
お、この領域は、ｐ形埋込領域２１の不純物濃度
ならびに高圧酸化の条件によつて十分ｐ形に反転
するとは限らないので、この後のベース拡散工程
でこの部分も同時に開孔し、ｐ形不純物を添加す
る場合もある。
ない、エピタキシヤル層で形成された各島領域４
を分離した後第１および第２の窒化膜２５，２７
と第１および第２の下地酸化膜２４，２６を除去
する。工程Ｄにこの時の状態を示している。なお
図中２はｎ形埋込み領域、３はチヤンネルストツ
パーを形成しているｐ形埋込領域、８，１２は分
離絶縁膜、１１は３と同じｐ形埋込領域である
が、図のように絶縁膜の酸化形成の際エピタキシ
ヤル層４中にｐ形埋込領域２１からの拡散が進行
して表面までｐ形反転させたものであり、基板へ
の電極取り出し用のコンタクト領域となる。な
お、この領域は、ｐ形埋込領域２１の不純物濃度
ならびに高圧酸化の条件によつて十分ｐ形に反転
するとは限らないので、この後のベース拡散工程
でこの部分も同時に開孔し、ｐ形不純物を添加す
る場合もある。
以上Ｄまでの工程が本発明の特徴となるところ
である。したがつて工程Ｅならびにそれ以後は従
来の絶縁分離形バイポーラ集積回路の工程と同一
である。
である。したがつて工程Ｅならびにそれ以後は従
来の絶縁分離形バイポーラ集積回路の工程と同一
である。
すなわち、工程Ｄの後、ベース領域５とコレク
タ領域４を分離する分離酸化膜９を形成し、さら
に全面に酸化膜を形成した後、ベース領域のみを
開孔、ｐ形不純物を拡散しベース領域５を形成す
る。この時前述のように基板へのコンタクト領域
も同時に開孔して、ｐ形不純物の拡散を行う。こ
の後再び全面に酸化膜を形成してエミツタ拡散を
行うべき部分のみ開孔してｎ形不純物を拡散し、
エミツタ７および、コレクタコンタクト領域６を
形成する。しかるのち、電極コンタクトを形成し
て第２図の構造が完成する。
タ領域４を分離する分離酸化膜９を形成し、さら
に全面に酸化膜を形成した後、ベース領域のみを
開孔、ｐ形不純物を拡散しベース領域５を形成す
る。この時前述のように基板へのコンタクト領域
も同時に開孔して、ｐ形不純物の拡散を行う。こ
の後再び全面に酸化膜を形成してエミツタ拡散を
行うべき部分のみ開孔してｎ形不純物を拡散し、
エミツタ７および、コレクタコンタクト領域６を
形成する。しかるのち、電極コンタクトを形成し
て第２図の構造が完成する。
以上の特徴を端的に述べると、分離絶縁膜を形
成すべき領域に、エピタキシヤル層をエツチング
した後、第２のSi3N4膜を設け、その後絶縁膜を
酸化により形成することにより、第２のSi3N4膜
の下には分離用の酸化膜を形成せずに、この部分
をｐ形基板への電極取り出し口とすることであ
る。
成すべき領域に、エピタキシヤル層をエツチング
した後、第２のSi3N4膜を設け、その後絶縁膜を
酸化により形成することにより、第２のSi3N4膜
の下には分離用の酸化膜を形成せずに、この部分
をｐ形基板への電極取り出し口とすることであ
る。
以上実施例に基づいて説明したように、本発明
によれば、比較的容易に、しかもあまり大きな占
有面積を必要とせずに、分離領域中に基板へのコ
ンタクト領域を持つた絶縁分離形のバイポーラ等
の集積回路を得ることができる。しかも本発明の
利点はトランジスタの各プロフアイルに影響をお
よぼすような工程が全く無いために、トランジス
タの特性を従来のままに保つことが可能である。
によれば、比較的容易に、しかもあまり大きな占
有面積を必要とせずに、分離領域中に基板へのコ
ンタクト領域を持つた絶縁分離形のバイポーラ等
の集積回路を得ることができる。しかも本発明の
利点はトランジスタの各プロフアイルに影響をお
よぼすような工程が全く無いために、トランジス
タの特性を従来のままに保つことが可能である。
第１図は従来の絶縁分離形バイポーラ集積回路
の構造を示す断面図、第２図は本発明の一実施例
の集積回路を示す断面図、第３図Ａ〜Ｅは本発明
の一実施例の集積回路の製造方法を示す工程断面
図である。 １……ｐ形半導体基板、４，２３……ｎ形エピ
タキシヤル層、５……ベース領域、１１……ｐ形
拡散領域、１２……分離絶縁膜、１３……基板電
極、２４……第１の下地酸化膜、２５……第１の
窒化膜、２６……第２の下地酸化膜、２７……第
２の窒化膜。
の構造を示す断面図、第２図は本発明の一実施例
の集積回路を示す断面図、第３図Ａ〜Ｅは本発明
の一実施例の集積回路の製造方法を示す工程断面
図である。 １……ｐ形半導体基板、４，２３……ｎ形エピ
タキシヤル層、５……ベース領域、１１……ｐ形
拡散領域、１２……分離絶縁膜、１３……基板電
極、２４……第１の下地酸化膜、２５……第１の
窒化膜、２６……第２の下地酸化膜、２７……第
２の窒化膜。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形の領域が選択的に形成された前記
第１導電形の半導体基体上に形成した第２導電形
の半導体層上に第１の下地酸化膜、第１の窒化膜
を形成し、前記第１の窒化膜ならびに第１の下地
酸化膜を選択的に開孔し、前記半導体層の一部を
エツチングして凹部を形成し、第２の下地酸化膜
を全面に形成しその表面に第２の窒化膜化を形成
し、前記第２の窒化膜ならびに第２の下地酸化膜
を選択的に除去し、前記半導体層の凹部の一部
に、前記第２の窒化膜および第２の下地酸化膜を
残し前記半導体層の凹部の前記第１、第２の窒化
膜および下地酸化膜に覆われていない部分を選択
的に酸化し、前記第２の窒化膜および第２の下地
酸化膜を除去し、露出した前記領域上に電極を形
成することを特徴とする半導体装置の製造方法。 ２ 第２の窒化膜と第２の下地酸化膜によつて覆
われ、酸化されなかつた前記半導体層の領域に、
ベース形成時に同時に第１導電形の不純物を添加
することを特徴とする特許請求の範囲第１項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202231A JPS58102557A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202231A JPS58102557A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58102557A JPS58102557A (ja) | 1983-06-18 |
| JPH0126548B2 true JPH0126548B2 (ja) | 1989-05-24 |
Family
ID=16454127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202231A Granted JPS58102557A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102557A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140644A (en) * | 1980-04-02 | 1981-11-04 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5810834A (ja) * | 1981-07-10 | 1983-01-21 | Nec Corp | 半導体装置 |
-
1981
- 1981-12-14 JP JP56202231A patent/JPS58102557A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58102557A (ja) | 1983-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| US4933737A (en) | Polysilon contacts to IC mesas | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| JPH0126548B2 (ja) | ||
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| JPS63133662A (ja) | 半導体装置の製造方法 | |
| JPS6237543B2 (ja) | ||
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JP2780711B2 (ja) | 半導体装置の製造方法 | |
| JPH056965A (ja) | 半導体集積回路及びその製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPS60138937A (ja) | 集積回路用基板 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPS61244059A (ja) | 半導体装置の製造方法 | |
| JPH0793367B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6113392B2 (ja) | ||
| JPS5917282A (ja) | 半導体装置 | |
| JPS60170258A (ja) | 半導体装置の製造方法 | |
| JPS6224951B2 (ja) | ||
| JPS60258920A (ja) | 半導体装置の製造方法 | |
| JPH0287527A (ja) | 半導体集積回路装置の製造方法 |