JPS60258920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60258920A
JPS60258920A JP59114563A JP11456384A JPS60258920A JP S60258920 A JPS60258920 A JP S60258920A JP 59114563 A JP59114563 A JP 59114563A JP 11456384 A JP11456384 A JP 11456384A JP S60258920 A JPS60258920 A JP S60258920A
Authority
JP
Japan
Prior art keywords
conductive
layer
oxide film
polysilicon
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59114563A
Other languages
English (en)
Inventor
Keijiro Uehara
敬二郎 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59114563A priority Critical patent/JPS60258920A/ja
Priority to US06/741,525 priority patent/US4640721A/en
Publication of JPS60258920A publication Critical patent/JPS60258920A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は多結晶シリコンを使用した半導体装置の製造方
法に係り、特に窒化珪素膜上に形成した多結晶シリコン
を酸化し、絶縁膜を形成する方法に関する。
〔発明の背景〕
従来窒化珪素膜等の耐酸化性被膜上に形成した多結晶シ
リコンを酸化し絶縁膜を形成した場合、第１図に示すよ
うに多結晶シリコン４の表面の酸（１） 化膜５は窒化珪素膜３と接触する部分で薄くなることが
知られている。このために第２図（ａ）に示すように多
結晶シリコン４を引出し電極として用い、右側の窒化珪
素膜３と酸化珪素膜２を除去し、同図（ｂ）に示す多結
晶シリコン８を形成し、第１導電形層７と第２導電形層
９を形成してトランジスタを作る場合、前記被膜のエツ
チング工程において、窒化珪素膜に近接した薄い酸化膜
部分が無くなり、多結晶シリコン４と多結晶シリコン８
が接触し、特性が劣化する場合がある。
〔発明の目的〕
本発明は前記両多結晶シリコン層の接触による不良の発
生を防止することを目的に開発したものである。
〔発明の概要〕
耐酸化性被膜上の多結晶シリコンを酸化して形成した絶
縁膜がその界面において薄くなるために発生する不良は
集積規模が小さい場合にはあまり問題にならないが、大
きくなるにしたがって歩留の低下を生じ、特に低電流領
域の電流増幅率が重（２） 要なメモリ素子で重大な問題となる。
この不良を防ぐ方法として薄くなった部分に絶縁膜を埋
込む方法が特開昭５６−８７３４６号に開示されている
が、より簡単で、確実に不良を防止する方法として、第
２導電形領域上の窒化珪素膜を完全に除去し、酸化を行
なって連続した酸化膜で第１導電形層と接続される電極
用の多結晶シリコンを被うものである。
〔発明の実施例〕
以下、本発明の一実施例を第３図により説明する。同図
（ａ）は第２図（ａ）に示した構造を形成後窒化珪素膜
３を熱リン酸により除去した所である。すなわち、ｎ型
シリコン基板１を酸化し。
５０ｎｍの酸化膜２を形成後、１１００ｎの窒化珪素膜
３を被着し、第１導電形層のコンタクト領域の同二層膜
を除去し、３００ｎｍの多結晶シリコン層４を形成し、
ボロンを添加後、第２導電形層上の多結晶シリコンを選
択的に除去して酸化をｊ′　行ない酸化膜５を形成し、
第２導電形層の酸化防止用に使用した窒化珪素膜を除去
した。なお、第（３） ２導電形層６は多結晶シリコン４の酸化時に同シリコン
中のボロンが拡散して形成される。
第３図（ｂ）は窒化珪素膜の下の酸化膜２（同図（ａ）
）を除去し、酸化を行ない、酸化膜１０を形成した状態
を示す。次に方向性のあるエツチング方法により第２導
電形層上の酸化膜１０を除去し、第１導電形層７を形成
し、多結晶シリコン１１を被着し、ヒ素を拡散させて第
２導電形層９を形成した（第３図（Ｃ））。
なお、本実施例では説明を簡単にするためにトランジス
タの一部のみを述べたが、集積回路に使用する実際のト
ランジスタでは埋込み層やアイソレーションを始め配線
工程が必要なことは云うまでもない。
〔発明の効果〕
本発明によれば簡単な方法で第１および第２導電形層に
それぞれ接続される多結晶シリコン間の接触を完全に防
止することが可能で、特に高いトランジスタ歩留が要求
される大規模集積回路の製作時にその効果が顕著になる
。
（４、
【図面の簡単な説明】
第１図および第２図は従来法の問題点を説明するための
断面構造図、第３図は本発明の一実施例を示す工程図で
ある。 １・・・シリコン基板、２，５・・・シリコンの酸化膜
。 （５） 第１図 第２図 Ｃｂ） 第３図 （ａ−） （ｂ） （Ｃ）

Claims (1)

    【特許請求の範囲】
  1. 第１導電型領域に接続した多結晶シリコンが第２導電型
    領域を形成する領域に形成されている耐酸化性被膜上に
    まで延びている構造において、前記多結晶シリコン層の
    一部を酸化し、絶縁膜で被った後、前記耐酸化性被膜を
    完全に除去し、前記多結晶シリコン層の露出部を酸化す
    ることを特徴とする半導体装置の製造方法。
JP59114563A 1984-06-06 1984-06-06 半導体装置の製造方法 Pending JPS60258920A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59114563A JPS60258920A (ja) 1984-06-06 1984-06-06 半導体装置の製造方法
US06/741,525 US4640721A (en) 1984-06-06 1985-06-05 Method of forming bipolar transistors with graft base regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59114563A JPS60258920A (ja) 1984-06-06 1984-06-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60258920A true JPS60258920A (ja) 1985-12-20

Family

ID=14640942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59114563A Pending JPS60258920A (ja) 1984-06-06 1984-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60258920A (ja)

Similar Documents

Publication Publication Date Title
JPH1070281A (ja) 半導体装置およびその製造方法
JPS6112382B2 (ja)
JPH059939B2 (ja)
JPH04348053A (ja) 半導体装置の製造方法
JPS6242382B2 (ja)
JPS6115595B2 (ja)
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JP2567867B2 (ja) 半導体集積回路装置の製造方法
JPS6047437A (ja) 半導体装置およびその製造方法
JPS581542B2 (ja) 半導体集積回路の製造方法
JPS6124245A (ja) 半導体装置
JPS6120141B2 (ja)
JPS5984543A (ja) バイポ−ラ集積回路装置およびその製造方法
JPH061785B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPS63144543A (ja) 半導体素子間分離領域の形成方法
JPH04348039A (ja) 半導体装置の製造方法
JPH08172128A (ja) 半導体装置及びその製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPH06196553A (ja) 半導体装置
JPH056344B2 (ja)
JPH0218587B2 (ja)
JPS6224951B2 (ja)
JPH10200124A (ja) 半導体装置
JPS63150967A (ja) Ｍｏｓ集積回路装置
JPS63229847A (ja) 半導体記憶装置の製造方法