JPH01268045A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH01268045A
JPH01268045A JP63095390A JP9539088A JPH01268045A JP H01268045 A JPH01268045 A JP H01268045A JP 63095390 A JP63095390 A JP 63095390A JP 9539088 A JP9539088 A JP 9539088A JP H01268045 A JPH01268045 A JP H01268045A
Authority
JP
Japan
Prior art keywords
terminal
printed circuit
flat
mounting
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63095390A
Other languages
English (en)
Inventor
Yasunori Nakabashi
中橋 保徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63095390A priority Critical patent/JPH01268045A/ja
Publication of JPH01268045A publication Critical patent/JPH01268045A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばフラットパック形パッケージ集積回路
等の・Y面付りリードを備えた多足電子部品に関するも
のである。
〔従来の技術〕
底面及び頂面か平行平板状で、かつ、はんだ付Gプ等用
のリード端子が平板に平行に突出し・ているこの種の多
足電子部品として、いわゆるフラットパック形パッケー
ジ(以下、フラットパッケージと略称する)の集積回路
(以下、ICと略称する)があり、第2図に、例えば実
開昭62−162870号公報に開示されたこの種のI
Cの部分平面図を示す。
6はフラットパッケージIC(fill断として示す)
、2は各平面付けリードフレーム端子、3は、それぞわ
の端子2用の各導体ランド、4は、該IC6を実装すべ
きプリント回路基板のレジスト穴、8は、はんだを示す
7は、平面付けリード列の各最外側の端Y−2部にそれ
ぞれ各外側に広く形成したはんだ溜りランド部である。
こねは、該[C6をプリント回路基板上に実装するに際
して、ペースト状のはんだを各導体ランド3.7に塗布
したのち、該IC6の各リード2を該各ランドに位置合
せして、レーザ光線もしくは赤外線の照射加熱等により
、それぞれの両者をはんだ接合する場合、上記リード列
の中間部の各ランド部3においては、それぞわ隣接する
各ランド間にはみ出したペースト状はんだは、溶融の際
の凝集力(表面張力)により、それぞれ両側のランド部
に引寄せられて正常のはんだ接合が行われるが、最外側
のランド部が、中間部の各ランド3と同一形状であると
、外側にはみ出したペースト状はんだは、前記のような
溶融時の凝集力が片側にしか作用しないため不足して基
板上に残留し、固化してボール状となったはんだが移動
して、プリント回路基板上の短絡や絶縁不良等を生ずる
可能性を防止するために設けられたものである。
(発明が解決しようとする課題) しかしながら、以上のような従来例にあっては、前記は
んだ溜りランド部7などIC6の各隅部に、本来は不必
要なランドパターン7面積を要し、この分のプリント回
路基板面積が利用できないため、高密度実装化に適して
いる薄形のフラットパッケージICの本来の利点を、十
分に発揮できないという問題点があった。
その他に、フラットパッケージICをフロー槽に流す時
、流す方向によっては、フラットパッケージICのピン
の端部に、はんだブリッジを生じやすくなるという問題
点があった。
本発明は、以上のような従来例の問題点にかんがみてな
されたもので、フラットパッケージIC等のプリント回
路基板等への実装の、より高密度化を可能とする手段の
提供を目的としている。
〔課題を解決するための手段〕
このため、本発明においては、フラットパックIC等の
電子部品の各平面材はリード列の最外端を、実装上の非
接続(Non Connection)端子(略してN
Cf4子)として形成することにより、前記目的を達成
しようとするものである。
〔作用〕
以上のような構成により、平面材はリード列の最外端部
の端子は、プリント基板等への実装に使用しないように
したため、この部において前記のような不具合を生ずる
ことがないため、従来のこの部のランド面積等が不要と
なり、基板のレジスト穴の従来の各隅部面積を有効に利
用できるため、より高密度の実装が可能となり、かつ、
はんだ付は作業も効率化される。
〔実施例〕
以下に、本発明を実施例に基づいて説明する。
第1図に、本発明の特徴を最もよく表わすフラットパッ
ケージICの一実施例の、誼記従来例第2図に対応する
部分平面図を示し、第2図におけると同一(相当)構成
要素は、同一符号で表わす。
(構成) 第1図において、6はフラットパッケージIC11は、
本発明により、各平面材はリード列の最外端に設けたN
C(不接続)端子、2は各リードフレーム端子、3は、
それぞれ端子2用の各ランド、4aは、実装すべきプリ
ント基板のレジスト穴、5は、リード列最外端部に生じ
たはんだのブリッジ部である。
(作用) つぎに、上記構成において、プリント回路基板上への実
装に際して、リードフレーム2のはんだ付けを行うとき
、既述のように、−数的に、リード列の最外端ではんだ
ブリッジング部5が多発する可能性があるが、この端子
1はNC端子であるため、これらのはんだブリッジは、
本来の電気回路上に影響を及ぼすことがなく、また、該
フラットパッケージICを実装すべきプリント回路基板
のレジスト穴4aの各隅部面積を従来例に比して有効に
使用し得るため、その分、実装密度を高めることができ
、また、はんだ付は効率も向上して、製造コストの低減
に寄与することができる。
(発明の効果〕 以上説明したように、本発明によれば、フラットパック
IC等の電子部品の平面材はリード列の最外端をNC端
子とするよう構成したため、各隅部面積の利用により、
プリント回路基板等への、すり高密度実装化が可能とな
り、はんだ付は作業の効率も向上する。
【図面の簡単な説明】
第1図は、本発明によるフラットパッケージICの一実
施例の部分平面図、第2図は、従来例の第1図相当図で
ある。 1・・・・・・NC端子 2・・・・・・リードフレーム端子 3・・・・・・ランド 5・・・・・・はんだブリッジ部 6・・・・・・フラットパッケージI C(?E子子部
品出出願人キャノン株式会社 6フラツトハーJγ−ヨクI(− の−実施料の部分平面図 笥 1 図

Claims (1)

    【特許請求の範囲】
  1.  平面付けリード列を備えたフラットパック形パッケー
    ジ集積回路等の多足電子部品において、前記各平面付け
    リード列の各最外端をそれぞれ非接続端子として形成し
    たことを特徴とする電子部品。
JP63095390A 1988-04-20 1988-04-20 電子部品 Pending JPH01268045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63095390A JPH01268045A (ja) 1988-04-20 1988-04-20 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63095390A JPH01268045A (ja) 1988-04-20 1988-04-20 電子部品

Publications (1)

Publication Number Publication Date
JPH01268045A true JPH01268045A (ja) 1989-10-25

Family

ID=14136320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63095390A Pending JPH01268045A (ja) 1988-04-20 1988-04-20 電子部品

Country Status (1)

Country Link
JP (1) JPH01268045A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086335A (en) * 1990-07-31 1992-02-04 Hewlett-Packard Company Tape automated bonding system which facilitate repair
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086335A (en) * 1990-07-31 1992-02-04 Hewlett-Packard Company Tape automated bonding system which facilitate repair
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling

Similar Documents

Publication Publication Date Title
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JP2800691B2 (ja) 回路基板の接続構造
JPH01268045A (ja) 電子部品
JPH01189195A (ja) 電気素子実装用電極
JPH01300588A (ja) プリント配線板及びそのはんだ付け方法
JP2642922B2 (ja) プリント配線基板
JPH10335795A (ja) プリント基板
JPH066021A (ja) 半田付けランドのパターン形状
JP3873346B2 (ja) 配線回路基板
JPH0621220Y2 (ja) リードレス部品装置
JPH0227575Y2 (ja)
JPH0611531Y2 (ja) 回路基板装置
KR0122951Y1 (ko) 단자가 양면으로 형성되어 있는 기판구조
JPH0729657Y2 (ja) 回路基板装置
JP3434775B2 (ja) 裏面電極型電気部品の実装方法および統合ランド
JPH0445274Y2 (ja)
JP2586327B2 (ja) 印刷配線板
JPS623895Y2 (ja)
JPH04243187A (ja) プリント基板
JPH0382096A (ja) ハンダ付方法
JPH0766524A (ja) プリント基板
JPS62243393A (ja) プリント基板
JPS59138394A (ja) 電子回路部品
JPH01297882A (ja) プリント基板
JPH07147479A (ja) 印刷配線基板用導電箔