JPH01268048A - 拡散抵抗素子 - Google Patents
拡散抵抗素子Info
- Publication number
- JPH01268048A JPH01268048A JP63096290A JP9629088A JPH01268048A JP H01268048 A JPH01268048 A JP H01268048A JP 63096290 A JP63096290 A JP 63096290A JP 9629088 A JP9629088 A JP 9629088A JP H01268048 A JPH01268048 A JP H01268048A
- Authority
- JP
- Japan
- Prior art keywords
- diffused
- semiconductor region
- type semiconductor
- resistor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は所要の導電型の半導体領域を用いて構成される
拡散抵抗素子に関し、特に、そのＦＥＴ効果を抑制した
拡散抵抗素子に関する。
拡散抵抗素子に関し、特に、そのＦＥＴ効果を抑制した
拡散抵抗素子に関する。
本発明の拡散抵抗素子は、第１導電型半導体領域中の第
２導電型半導体領域に形成された第１導電型半導体領域
からなる第１の拡散抵抗体に、」二記第２導電型半導体
領域を第２の拡散抵抗体として並列接続させることによ
り、そのＦＥＴ効果を抑制して安定した抵抗値を得るも
のである。
２導電型半導体領域に形成された第１導電型半導体領域
からなる第１の拡散抵抗体に、」二記第２導電型半導体
領域を第２の拡散抵抗体として並列接続させることによ
り、そのＦＥＴ効果を抑制して安定した抵抗値を得るも
のである。
種々の信号処理回路を半導体集積回路装置で構成する場
合、その抵抗素子として、半導体基板に不純物を拡散さ
せ、その不純物拡散領域から形成した拡散抵抗素子が用
いられることがある。
合、その抵抗素子として、半導体基板に不純物を拡散さ
せ、その不純物拡散領域から形成した拡散抵抗素子が用
いられることがある。
第４図は、従来の拡散抵抗素子の一例であり、Ｐ型の半
導体基板４■にＮ型のエピタキシャル層４２が形成され
、そのＮ型のエピタキシャル層４２の表面の一部にＰ型
の不純物波′＃ｉ領域４３が形成されている。上記半導
体基板４１の表面を覆う絶縁膜４４は、上記Ｐ型の不純
物拡散ｇ域４３の両端及び上記Ｎ型のエピタキシャル１
１１４２の一部で開口され、それら開口部分に電極４５
ａ、４５ｂ及び４５ｃが設けられている。ここで、当該
拡数紙抗体の端子は、電ＦｆＡ４５ａ、４５ｂであり、
電極４５ｃは、所要の電圧印加のために設けられている
。
導体基板４■にＮ型のエピタキシャル層４２が形成され
、そのＮ型のエピタキシャル層４２の表面の一部にＰ型
の不純物波′＃ｉ領域４３が形成されている。上記半導
体基板４１の表面を覆う絶縁膜４４は、上記Ｐ型の不純
物拡散ｇ域４３の両端及び上記Ｎ型のエピタキシャル１
１１４２の一部で開口され、それら開口部分に電極４５
ａ、４５ｂ及び４５ｃが設けられている。ここで、当該
拡数紙抗体の端子は、電ＦｆＡ４５ａ、４５ｂであり、
電極４５ｃは、所要の電圧印加のために設けられている
。
また、このような拡散抵抗体に関する技術としては、特
開昭５６−５０５５３号公報に記載される先行技術が存
在する。
開昭５６−５０５５３号公報に記載される先行技術が存
在する。
上述の拡散抵抗素子を形成する半導体装置では、ローパ
ワーで動作させるためにそのシート抵抗率ρ、が高めら
れ、集積度を高めるために拡散層の接合を浅くする傾向
にある。
ワーで動作させるためにそのシート抵抗率ρ、が高めら
れ、集積度を高めるために拡散層の接合を浅くする傾向
にある。
ところが、そのような高シート抵抗率化やシャロージヤ
ンクション化を図った場合に、上記拡散抵抗素子では、
ＦＥＴ効果が顕著になり、その抵抗値の変化が問題とな
ってきている。すなわち、第４図の例によると、拡散抵
抗素子は不純物拡散領域４３を利用しており、その接合
部４６では空乏Ｎ４７が生ずる。この空乏１ｉ４７は、
不純物濃度が低ければ拡がり、接合部４６が浅ければそ
れだけ不純物拡散領域４３の空乏層４７以外の領域の割
合が小さくなる。このため、空乏１ｉ４７の拡がりによ
るＦＥＴ効果が顕著になり、その抵抗値がずれ易くなる
。
ンクション化を図った場合に、上記拡散抵抗素子では、
ＦＥＴ効果が顕著になり、その抵抗値の変化が問題とな
ってきている。すなわち、第４図の例によると、拡散抵
抗素子は不純物拡散領域４３を利用しており、その接合
部４６では空乏Ｎ４７が生ずる。この空乏１ｉ４７は、
不純物濃度が低ければ拡がり、接合部４６が浅ければそ
れだけ不純物拡散領域４３の空乏層４７以外の領域の割
合が小さくなる。このため、空乏１ｉ４７の拡がりによ
るＦＥＴ効果が顕著になり、その抵抗値がずれ易くなる
。
また、上記公報に開示される技術は、抵抗体の高い電位
側と、抵抗体を内部に有するウェル（ランド；島状領域
）を短絡して、ウェルの電位を制御するものである。し
かし、ＤＣバイアスを供給するための抵抗分割が％でな
い場合や、抵抗の両端の電位がＡＣ信号によって振られ
る場合には、やはりＦＥＴ効果から、安定した抵抗値が
得られないという問題が生していた。
側と、抵抗体を内部に有するウェル（ランド；島状領域
）を短絡して、ウェルの電位を制御するものである。し
かし、ＤＣバイアスを供給するための抵抗分割が％でな
い場合や、抵抗の両端の電位がＡＣ信号によって振られ
る場合には、やはりＦＥＴ効果から、安定した抵抗値が
得られないという問題が生していた。
そこで、本発明は上述の技術的な課題に鑑み、そのＦＥ
Ｔ効果を抑制して安定した抵抗値を得るような拡散抵抗
素子の提供を目的とする。
Ｔ効果を抑制して安定した抵抗値を得るような拡散抵抗
素子の提供を目的とする。
上述の目的を達成するため、本発明の拡散抵抗素子は、
第１導電型半導体領域中の第２導電型半導体顛域に形成
された第１導電型半導体領域からなる第１の拡散抵抗体
と、上記第２導電型半導体領域からなる第２の拡散抵抗
体を並列接続したことを特徴とする。
第１導電型半導体領域中の第２導電型半導体顛域に形成
された第１導電型半導体領域からなる第１の拡散抵抗体
と、上記第２導電型半導体領域からなる第２の拡散抵抗
体を並列接続したことを特徴とする。
ＦＥＴ効果は、ＰＮ接合部に形成される空乏層が接合の
両端に加わる逆バイアス電圧に依存して変化することに
起因する。そして、拡散抵抗素子の抵抗値は、その空乏
層の拡がりに応じて変調される。そこで、本発明の拡散
抵抗素子では、上記第２導電型半導体領域からなる第２
の拡散抵抗体を、その内部の本来の拡散抵抗体である第
１導電型半導体領域（第１の拡散抵抗体）と並列接続さ
せ、ＰＮ接合の全体に亘って同相の信号の変化がなされ
、全体を零バイアス状態にさせる。その結果、ＦＥＴ効
果による抵抗値の変調が抑制されることになる。
両端に加わる逆バイアス電圧に依存して変化することに
起因する。そして、拡散抵抗素子の抵抗値は、その空乏
層の拡がりに応じて変調される。そこで、本発明の拡散
抵抗素子では、上記第２導電型半導体領域からなる第２
の拡散抵抗体を、その内部の本来の拡散抵抗体である第
１導電型半導体領域（第１の拡散抵抗体）と並列接続さ
せ、ＰＮ接合の全体に亘って同相の信号の変化がなされ
、全体を零バイアス状態にさせる。その結果、ＦＥＴ効
果による抵抗値の変調が抑制されることになる。
ここで、どのようにＦＥＴ効果が軽減されるかについて
説明する。まず、従来の拡散抵抗素子において、第１の
不純物拡散領域からなる第１の拡散抵抗体の抵抗値をＲ
ｏとし、逆バイアスの電圧をＶｌ （ｖ）する、さら
に、その時の変調率を１００ｋＯ（％〕とする。すると
、 Ｒｅ （ｖ＋ ）−（１＋に６ ）Ｒ６（ｏ）−・・
■となる。また、第２導電型半導体領域例えばエピタキ
シャル層からなる抵抗体では、同様に空乏層による影響
から、 Ｒｔｐ＋ （Ｖｌ）−（１＋ｋＥｐ＋ ） ＲＥＰＩ
（０） −■となる。そして、上記エピタキシャル層か
らなる抵抗体のシート抵抗率ρ、！の上記抵抗Ｒ０にお
けるシート抵抗率ρ、１に対する比をＮ（Ｎ＞１）とす
ると、 ＮＲｅ （０）＝Ｒｔ□（０）・・・■で表せる。
説明する。まず、従来の拡散抵抗素子において、第１の
不純物拡散領域からなる第１の拡散抵抗体の抵抗値をＲ
ｏとし、逆バイアスの電圧をＶｌ （ｖ）する、さら
に、その時の変調率を１００ｋＯ（％〕とする。すると
、 Ｒｅ （ｖ＋ ）−（１＋に６ ）Ｒ６（ｏ）−・・
■となる。また、第２導電型半導体領域例えばエピタキ
シャル層からなる抵抗体では、同様に空乏層による影響
から、 Ｒｔｐ＋ （Ｖｌ）−（１＋ｋＥｐ＋ ） ＲＥＰＩ
（０） −■となる。そして、上記エピタキシャル層か
らなる抵抗体のシート抵抗率ρ、！の上記抵抗Ｒ０にお
けるシート抵抗率ρ、１に対する比をＮ（Ｎ＞１）とす
ると、 ＮＲｅ （０）＝Ｒｔ□（０）・・・■で表せる。
次に、零バイアス時の合成抵抗ＲＴＯｆ （０）に１
＋Ｎ （°、°第■式より） となる。
＋Ｎ （°、°第■式より） となる。
ところが、本発明の拡散抵抗素子では、ｋ、□は基板と
の関係で変調を受は得る°ものの、ｋｏは零となる。す
なわち、第１の拡散抵抗体と第２の拡散抵抗体の間の空
乏層の拡がりは、逆バイアス電圧が増加して行った場合
でも同じ関係で保たれて行き、変調度に０は本発明の拡
散抵抗素子においてに６ ＝ｏとなる。従って、電圧ｖ
ｌのバイアス時において、その合成抵抗Ｒｙｏｔ （
■Ｉ）については、第■、■、■式より、 Ｒｏ （Ｖｌ）＋ＲＦｐＩ （Ｖｌ）Ｒ，）（０）
（ｉ−ｔ−に□＋ ） ＲｌＰＩ （０）Ｒｅ （０
） ＋ （１＋ｋｉｒ＋ ） Ｒｘｒ＋ （０）１＋Ｎ
（１＋に□、） となる。ここで、その変化率ΔＲ（ｖ＋ ）について計
算すると、第■、■式から、 Ｒ丁ｏＴ （０） Ｎ （１＋に＊ｐ＋ ） １ ＋Ｎ１＋Ｎ
（１＋ｋＥｒ＋ ） Ｎ１＋Ｎ （１＋ｋ
ｉｒ＋ ） 十に□。
の関係で変調を受は得る°ものの、ｋｏは零となる。す
なわち、第１の拡散抵抗体と第２の拡散抵抗体の間の空
乏層の拡がりは、逆バイアス電圧が増加して行った場合
でも同じ関係で保たれて行き、変調度に０は本発明の拡
散抵抗素子においてに６ ＝ｏとなる。従って、電圧ｖ
ｌのバイアス時において、その合成抵抗Ｒｙｏｔ （
■Ｉ）については、第■、■、■式より、 Ｒｏ （Ｖｌ）＋ＲＦｐＩ （Ｖｌ）Ｒ，）（０）
（ｉ−ｔ−に□＋ ） ＲｌＰＩ （０）Ｒｅ （０
） ＋ （１＋ｋｉｒ＋ ） Ｒｘｒ＋ （０）１＋Ｎ
（１＋に□、） となる。ここで、その変化率ΔＲ（ｖ＋ ）について計
算すると、第■、■式から、 Ｒ丁ｏＴ （０） Ｎ （１＋に＊ｐ＋ ） １ ＋Ｎ１＋Ｎ
（１＋ｋＥｒ＋ ） Ｎ１＋Ｎ （１＋ｋ
ｉｒ＋ ） 十に□。
１＋Ｎ（１＋に、□ ）
となり、変化率ΔＲ（ｖ＋ ）がｋＦｐ＋やＮの値に依
存することが判る。
存することが判る。
第３図は、従来の拡散抵抗素子（破線）と本発明の拡散
抵抗素子（実線）を比較したものであり、横軸はバイア
ス電圧であり、縦軸は変調率００を示している。従来の
拡散抵抗素子では、逆バイアス電圧が大きくなるに従っ
てその変調率（ｋ）が増大するが、本発明の拡散抵抗素
子では、十分にその変調が抑えられることが示される。
抵抗素子（実線）を比較したものであり、横軸はバイア
ス電圧であり、縦軸は変調率００を示している。従来の
拡散抵抗素子では、逆バイアス電圧が大きくなるに従っ
てその変調率（ｋ）が増大するが、本発明の拡散抵抗素
子では、十分にその変調が抑えられることが示される。
次に、どの程度ＦＥＴ効果が改善されるかについて説明
すると、今、変調度に０と第２の拡散抵抗体のエピタキ
シャル層の変調度ｋｉｒ＋の比を、Ｍとすると、 ｋｅ −ＭｋＦｒ＋ 、 （Ｍ’＞ １ ）・・・■
となり、上記第０式から、 ΔＲ（Ｖ、 ） ＝に６ ／ （（１＋Ｎ） ・Ｍ）
・・・■となって、ｋ、に対して分母に（１４Ｎ） ・
Ｍがくる分だけＦＥＴ効果が軽減されることが判る。
すると、今、変調度に０と第２の拡散抵抗体のエピタキ
シャル層の変調度ｋｉｒ＋の比を、Ｍとすると、 ｋｅ −ＭｋＦｒ＋ 、 （Ｍ’＞ １ ）・・・■
となり、上記第０式から、 ΔＲ（Ｖ、 ） ＝に６ ／ （（１＋Ｎ） ・Ｍ）
・・・■となって、ｋ、に対して分母に（１４Ｎ） ・
Ｍがくる分だけＦＥＴ効果が軽減されることが判る。
仮に、Ｎ−３，Ｍ−２，５とした時では、変化率ΔＲ（
Ｖｌ ）はｋ。／１０となり、約２０ｄＢの改善が行わ
れることになる。
Ｖｌ ）はｋ。／１０となり、約２０ｄＢの改善が行わ
れることになる。
（実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の拡散抵抗素子は、並列接続された２つの拡散
抵抗体を利用して、ＦＥＴ効果の抑制を実現するもので
ある。
抵抗体を利用して、ＦＥＴ効果の抑制を実現するもので
ある。
まず、その構造については、第１図に示すように、Ｐ型
のシリコン基板３に形成されたＮ−型のエピタキシャル
Ｎ２と、Ｎ−型のエピタキシャル層２に形成されたＰ型
の不純物拡散領域ｌとを主たる構成としている。
のシリコン基板３に形成されたＮ−型のエピタキシャル
Ｎ２と、Ｎ−型のエピタキシャル層２に形成されたＰ型
の不純物拡散領域ｌとを主たる構成としている。
Ｐ型のシリコン基板３は接地されており、このシリコン
基板３の他の領域には、例えばトランジスタ等の能動素
子やキャパシタ等の受動素子が形成される。Ｎ−型のエ
ピタキシャル層２は、他の素子とは分離されて形成され
、その中には上記Ｐ型の不純物拡散領域ｌが形成されて
いる。Ｎ″型のエピタキシャルＮ２は第２の拡散抵抗体
として機能し、当該エピタキシャル層２に与えられる電
圧から、上記Ｐ型の不純物拡散領域ｌとの間の、ＰＮ接
合１０に形成される空乏層による抵抗値の変調が抑制さ
れるようにしている。基板の表面部には、Ｐ型の不純物
拡散領域ｌに隣接してオーミンクコンタクトをとるため
の一対のＮ゛型高濃度不純物拡散領域６．６が形成され
ている。すなわら、それらＮ゛型高濃度不純物拡散領域
６，６を介してＮ−型のエピタキシャル層２に電圧が印
加される。第１の拡散抵抗体としてのＰ型の不純物拡散
領域１は、Ｎ−型のエピタキシャル層２に基板内で囲ま
れてなり、絶縁層７で被覆された基板の主面に臨んで形
成されている。Ｐ型の不純物拡散領域１の両端部分の絶
縁Ｎ７には、電圧を印加するだめの一対の開口部８．８
が形成されている。これら開口部８．８は、Ｐ型の不純
物拡散領域１の両端部のみならず上記Ｎ゛型高濃度不純
物拡散領域６．６の上部にも延在されている。これら開
口部８，８には、電極４と電極５が形成されており、電
極４が端子Ａ、電極５が端子Ｂとなっている。
基板３の他の領域には、例えばトランジスタ等の能動素
子やキャパシタ等の受動素子が形成される。Ｎ−型のエ
ピタキシャル層２は、他の素子とは分離されて形成され
、その中には上記Ｐ型の不純物拡散領域ｌが形成されて
いる。Ｎ″型のエピタキシャルＮ２は第２の拡散抵抗体
として機能し、当該エピタキシャル層２に与えられる電
圧から、上記Ｐ型の不純物拡散領域ｌとの間の、ＰＮ接
合１０に形成される空乏層による抵抗値の変調が抑制さ
れるようにしている。基板の表面部には、Ｐ型の不純物
拡散領域ｌに隣接してオーミンクコンタクトをとるため
の一対のＮ゛型高濃度不純物拡散領域６．６が形成され
ている。すなわら、それらＮ゛型高濃度不純物拡散領域
６，６を介してＮ−型のエピタキシャル層２に電圧が印
加される。第１の拡散抵抗体としてのＰ型の不純物拡散
領域１は、Ｎ−型のエピタキシャル層２に基板内で囲ま
れてなり、絶縁層７で被覆された基板の主面に臨んで形
成されている。Ｐ型の不純物拡散領域１の両端部分の絶
縁Ｎ７には、電圧を印加するだめの一対の開口部８．８
が形成されている。これら開口部８．８は、Ｐ型の不純
物拡散領域１の両端部のみならず上記Ｎ゛型高濃度不純
物拡散領域６．６の上部にも延在されている。これら開
口部８，８には、電極４と電極５が形成されており、電
極４が端子Ａ、電極５が端子Ｂとなっている。
このような構造を有する本実施例の拡散抵抗素子は、第
２図に示すような等価回路で表すことができる。第２図
では、端子Ａと端子Ｂの間に、２つの抵抗Ｒ０と抵抗Ｒ
１ＰＩが並列に接続されており、抵抗Ｒ６はＰ型の不純
物拡散領域１による第１の拡散抵抗体であり、抵抗Ｒ１
，１はＮ−型のエピタキシャル層２による第２の拡散抵
抗体である。
２図に示すような等価回路で表すことができる。第２図
では、端子Ａと端子Ｂの間に、２つの抵抗Ｒ０と抵抗Ｒ
１ＰＩが並列に接続されており、抵抗Ｒ６はＰ型の不純
物拡散領域１による第１の拡散抵抗体であり、抵抗Ｒ１
，１はＮ−型のエピタキシャル層２による第２の拡散抵
抗体である。
Ｎ−型のエピタキシャル層２は、Ｐ型の不純物拡散領域
１よりも抵抗値が高い、そして、このような構造からな
る本実施例の拡散抵抗素子のＦＥＴ効果の低減について
は、上記〔作用〕の第０式のように、 ΔＲ（Ｖ＋ ）＝ｋｏ ／ （（１＋Ｎ） ・Ｍ）（
イ旦し、Ｎ＝Ｒｔｐ璽／Ｒ・、Ｍ−ｋａ／にア２．）と
される。
１よりも抵抗値が高い、そして、このような構造からな
る本実施例の拡散抵抗素子のＦＥＴ効果の低減について
は、上記〔作用〕の第０式のように、 ΔＲ（Ｖ＋ ）＝ｋｏ ／ （（１＋Ｎ） ・Ｍ）（
イ旦し、Ｎ＝Ｒｔｐ璽／Ｒ・、Ｍ−ｋａ／にア２．）と
される。
ここで、本実施例の拡散抵抗素子を適用した各種の抵抗
体（ＴＹＰＥ１〜３）についてのデータを第１表に示す
と、次のようになる。
体（ＴＹＰＥ１〜３）についてのデータを第１表に示す
と、次のようになる。
第１表
（但し、ｋｔｒ＋＝２．７％（電圧５■））上記第１表
からも明らかなように、変化率ΔＲ（Ｖ＋ ）は、ｋｏ
／１０〜に０７６程度の値を示し、エピタキシャル層２
の並列接続によって、ＦＥＴ効果が小さくなることが判
る。
からも明らかなように、変化率ΔＲ（Ｖ＋ ）は、ｋｏ
／１０〜に０７６程度の値を示し、エピタキシャル層２
の並列接続によって、ＦＥＴ効果が小さくなることが判
る。
以上のように、本実施例の拡散抵抗素子では、本来のＰ
型の不純物拡散領域１と並列にシート抵抗の高いＮ°型
のエピタキシャル層２を設けている。このＮ−型のエピ
タキシャル層２は、並列接続されることから、その接合
ｌＯのどの部分も零バイアスとされ、空乏層の電圧に依
存した変調が抑えられ、従って、Ｐ型の不純物拡散領域
ｌはＦＥＴ効果を受けない。Ｎ−型のエピタキシャル層
２は、下部のＰ型のシリコン基板３との間で変調（ｋｔ
ｒ＋ ）を受けるが、その値は並列接続しない場合のＰ
型の不純物拡散領域ｌの変調度（ｋ６）に比較して小さ
い。従って、合成抵抗からる本実施例の拡散抵抗体のＦ
ＥＴ効果は著しく低減されることになる。
型の不純物拡散領域１と並列にシート抵抗の高いＮ°型
のエピタキシャル層２を設けている。このＮ−型のエピ
タキシャル層２は、並列接続されることから、その接合
ｌＯのどの部分も零バイアスとされ、空乏層の電圧に依
存した変調が抑えられ、従って、Ｐ型の不純物拡散領域
ｌはＦＥＴ効果を受けない。Ｎ−型のエピタキシャル層
２は、下部のＰ型のシリコン基板３との間で変調（ｋｔ
ｒ＋ ）を受けるが、その値は並列接続しない場合のＰ
型の不純物拡散領域ｌの変調度（ｋ６）に比較して小さ
い。従って、合成抵抗からる本実施例の拡散抵抗体のＦ
ＥＴ効果は著しく低減されることになる。
このように、ＦＥＴ効果が低減される本実施例の拡散抵
抗素子の用途としては、あらゆる用途に用いることがで
きる。例示すれば、ＤＣバイアスの設定用の抵抗や、ア
ンプ、フィルター等が挙げられる。特に歪みを除去する
ことが要求される回路に有効である。
抗素子の用途としては、あらゆる用途に用いることがで
きる。例示すれば、ＤＣバイアスの設定用の抵抗や、ア
ンプ、フィルター等が挙げられる。特に歪みを除去する
ことが要求される回路に有効である。
なお、上述の実施例において、Ｎ−型のエピタキシャル
層２の表面にＮ゛型の高濃度不純物拡散領域６，６を形
成したが、他の手段でコンタクトをとっても良い。また
、開口部８，８は、Ｐ型の不純物拡散領域１とＮ−型の
エピタキシャル層２で共通のコンタクトホールとなって
いるが、並列接続を実現するものであれば別個のコンタ
クトホールであっても良い。また、第１導電型をＮ型。
層２の表面にＮ゛型の高濃度不純物拡散領域６，６を形
成したが、他の手段でコンタクトをとっても良い。また
、開口部８，８は、Ｐ型の不純物拡散領域１とＮ−型の
エピタキシャル層２で共通のコンタクトホールとなって
いるが、並列接続を実現するものであれば別個のコンタ
クトホールであっても良い。また、第１導電型をＮ型。
第２摩電型をＰ型としたが、Ｐ、Ｎを逆にしても良い。
また、本発明の拡散抵抗素子は、上述の実施例に限定さ
れず、その要旨を逸脱しない範囲での種々の変更が可能
である。
れず、その要旨を逸脱しない範囲での種々の変更が可能
である。
〔発明の効果］
本発明の拡散抵抗素子は、第１の拡散抵抗体と接合を生
ずる第２の拡散抵抗体が並列に接続されることから、そ
のＦＥＴ効果を十分に小さくして、動作上の歪みを抑え
ることができる。また、ＦＥＴ効果が抑えられることか
ら、設計上、抵抗を配置しやすくなり、シミュレーショ
ンの手間等も省くことができる。
ずる第２の拡散抵抗体が並列に接続されることから、そ
のＦＥＴ効果を十分に小さくして、動作上の歪みを抑え
ることができる。また、ＦＥＴ効果が抑えられることか
ら、設計上、抵抗を配置しやすくなり、シミュレーショ
ンの手間等も省くことができる。
さらに、本発明の拡散抵抗素子では、電源電圧Ｖｃｃよ
りも高い電圧まで使用しても、十分抵抗体として機能す
る。原理的には、基板とエビタキ・シャル層との耐圧ま
での実力が備わる。
りも高い電圧まで使用しても、十分抵抗体として機能す
る。原理的には、基板とエビタキ・シャル層との耐圧ま
での実力が備わる。
また、その用途としては、あらゆる回路に対して適用さ
せることができ、低歪みな信号処理回路を得るのに好適
である。
せることができ、低歪みな信号処理回路を得るのに好適
である。
第１図は本発明の拡散抵抗素子にかかる一実施例の要部
断面図１、第２図はその等価回路図、第３図は本発明の
拡散抵抗素子と従来の拡散抵抗素子を比較した場合の特
性図、第４図は従来の拡散抵抗素子の一例の要部断面図
である。 １・・・Ｐ型の不純物拡散領域 ２・・・Ｎ−型のエピタキシャル層 ３・・・Ｐ型のシリコンミｔ反 ４．５・・・電極 特許出願人 ソニー株式会社 代理人弁理士 小池 蒐（他２名） Ａ Ｒｏ Ｂ第２
図
断面図１、第２図はその等価回路図、第３図は本発明の
拡散抵抗素子と従来の拡散抵抗素子を比較した場合の特
性図、第４図は従来の拡散抵抗素子の一例の要部断面図
である。 １・・・Ｐ型の不純物拡散領域 ２・・・Ｎ−型のエピタキシャル層 ３・・・Ｐ型のシリコンミｔ反 ４．５・・・電極 特許出願人 ソニー株式会社 代理人弁理士 小池 蒐（他２名） Ａ Ｒｏ Ｂ第２
図
Claims (1)
- 第１導電型半導体領域中の第２導電型半導体領域に形
成された第１導電型半導体領域からなる第１の拡散抵抗
体と、上記第２導電型半導体領域からなる第２の拡散抵
抗体を並列接続したことを特徴とする拡散抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096290A JPH01268048A (ja) | 1988-04-19 | 1988-04-19 | 拡散抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096290A JPH01268048A (ja) | 1988-04-19 | 1988-04-19 | 拡散抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268048A true JPH01268048A (ja) | 1989-10-25 |
Family
ID=14160942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63096290A Pending JPH01268048A (ja) | 1988-04-19 | 1988-04-19 | 拡散抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2884050A1 (fr) * | 2005-04-01 | 2006-10-06 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
-
1988
- 1988-04-19 JP JP63096290A patent/JPH01268048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2884050A1 (fr) * | 2005-04-01 | 2006-10-06 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
| US7714390B2 (en) | 2005-04-01 | 2010-05-11 | Stmicroelectronics S.A. | Integrated circuit comprising a substrate and a resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053916A (en) | Silicon on sapphire MOS transistor | |
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| JPH01268048A (ja) | 拡散抵抗素子 | |
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JPH02307271A (ja) | 半導体装置 | |
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JPS6355871B2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPH05864B2 (ja) | ||
| JPS58139471A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS6110990B2 (ja) | ||
| JP2774220B2 (ja) | 半導体装置 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPH01198072A (ja) | 半導体装置 | |
| JPH06188416A (ja) | 入力保護回路 | |
| JPS6027193B2 (ja) | 半導体回路装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPS60183762A (ja) | 半導体集積回路装置 |