JPH01268356A - マルチ走査形crt表示装置 - Google Patents

マルチ走査形crt表示装置

Info

Publication number
JPH01268356A
JPH01268356A JP9732388A JP9732388A JPH01268356A JP H01268356 A JPH01268356 A JP H01268356A JP 9732388 A JP9732388 A JP 9732388A JP 9732388 A JP9732388 A JP 9732388A JP H01268356 A JPH01268356 A JP H01268356A
Authority
JP
Japan
Prior art keywords
circuit
transistor
frequency
horizontal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9732388A
Other languages
English (en)
Other versions
JP2573024B2 (ja
Inventor
Norio Imaizumi
今泉 教男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63097323A priority Critical patent/JP2573024B2/ja
Publication of JPH01268356A publication Critical patent/JPH01268356A/ja
Application granted granted Critical
Publication of JP2573024B2 publication Critical patent/JP2573024B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、通常のテレビジョン放送の水平同期信号に比
べ、高い周波数の水平同期信号を発生するコンピュータ
等からの映像信号を受像することが出来るマルチ走査形
CRT表示装置に関する。
(ロ)従来の技術 NTSC式方式のTV放送では水平周波数(水平同期信
号周波数)が15.75kHz程度に定められているが
、高解像度のコンピュータの出力映像信号では水平周波
数が20kHz以上のものがある。そのような水平周波
数の異なる種々の映像信号を単一の受像機で受像出来る
マルチ走査形TV受像機が特開昭61−242172号
公報に記載されている。前記公報に記載されたマルチ走
査形TV受像機によれば、水平周波数を周波数−電圧変
換回路によって20kHz以下、20〜30kHz。
30kHz以上というように判別し、その判別出力に応
じて水平発振回路の時定数回路の時定数を切換えている
。前記時定数回路の各時定数は、各周波数の範囲のフリ
ーラン周波数に対応する値となっているので、水平発振
回路はそれぞれの周波数範囲の中心となるフリーラン周
波数で発振することが出来る。その為、前記水平発振回
路は、高い周波数の水平同期信号にも十分にロックする
ことが出来、種々の映像信号を受信することが出来る。
(ハ)発明が解決しようとする課題 しかしながら、前記公報に記載された方法を用いると、
時定数を切換えなければならないので、切換えの瞬間に
発振出力信号が不連続になってしまうという問題がある
。又、容量の異なるコンデンサを準備し、それらをスイ
ッチで切換えなければならず、素子数が増加してしまう
。特に前記時定数回路を構成するコンデンサはIC(集
積回路)の外付けとなるので、IC化に際しても問題で
ある。
(ニ)課題を解決するための手段 本発明は、上述の点に鑑み成きれたもので、水平同期信
号とフライバックパルスとの位相比較を行なう位相比較
回路と、該位相比較回路の出力信号を平滑する平滑回路
と、該平滑回路の出力信号に応じて発振周波数が制御さ
れる水平発振回路と、前記水平同期信号の周波数変化に
応じて前記水平発振回路のフリーラン周波数を変化させ
る為の制御信号を発生する周波数−電圧変換回路とを備
えるマルチ走査形CRT表示装置において、前記水平発
振回路をエミッタが共通接続された第1及び第2トラン
ジスタを有する差動型発振回路で構成し、前記第1トラ
ンジスタのベースに前記周波数−電圧変換回路の出力信
号を印加し、フリーラン周波数の調整を行なうとともに
、前記第2トランジスタのベースに前記平滑回路の出力
信号を印加し、発振周波数の調整を行なうようにしたこ
とを特徴とする。
(*)作用 本発明によれば、水平発振回路を第1及び第2トランジ
スタから成る差動型発振回路で構成し、周、波数−電圧
変換回路からの水平同期信号周波数に応じた電圧を前記
第1トランジスタのベースに印加しているので、前記水
平発振回路のフリーラン周波数を連続的に変化させるこ
とが出来る。
又、前記第2トランジスタのベースに位相比較回路の出
力信号を印加しているので、発振周波数を調整すること
が出来る。
(へ)実施例 第1図は、本発明の一実施例を示す回路図で、(1)は
TV放送やコンピュータからの広範囲に渡る水平同期信
号が印加される入力端子、(2)は前記入力端子(1)
からの水平同期信号の周波数に応じた電圧を発生する周
波数−電圧変換回路、(≦)は前記周波数−電圧変換回
路(2)め出力電圧がベースに印加される第1トランジ
スタ(4)、電源(+Vcc)とアースとの間に直列接
続された抵抗り5)及びコンデンサ(6)から成る充放
電回路(ヱ)、前記抵抗(5〉及びコンデンサ(6)の
接続中点にベースが接続され、エミッタが前記第1トラ
ンジスタ(4)のエミッタに接続された第2トランジス
タ(8)、前記第1及び第2トランジスタ(4)及び(
8)の共通エミッタにエミッタが接続された第3トラン
ジスタ(9)、該第3トランジスタ(9)のベースにバ
イアスを印加する基準電圧発生回路(す)等を備え、前
記周波数−電圧変換回路(2)の出力電圧に応じてフリ
ーラン周波数が制御される水平発振回路、(11)は前
記水平発振回路(塁)の出力信号に応じて偏向コイル(
工2)に偏向電流を供給する水平偏向回路、(13)は
前記入力端子(1)からの水平同期信号と前記偏向コイ
ル(12〉からのフライバックパルスとの位相比較を行
なう位相比較回路、及び(14)は前記位相比較回路(
13)からの誤差出力を平滑し、平滑した直流電圧に応
じて前記水平偏向回路整)の発振周波数を制御する平滑
回路である。
まず、水平発振回路(りの発振動作について説明する。
電源が投入されると、抵抗(5)を介してコンデンサ(
6)が充電され、第2トランジスタ(8)のベース電圧
は徐々に上昇する。第3トランジスタ(9)のベース(
点A)の電圧VNは、周波数−電圧変換回路(2)の出
力端(点B)の電圧V、に比べ十分高くなるように第1
抵抗乃至第3抵抗(15)乃至(17)の抵抗値が設定
されている。
その為、電源投入直後は第1及び第2トランジスタ(4
)及び(8)がオフし、第3トランジスタ(9〉がオン
している。前記第2トランジスタ(8)がオフであると
、トランジスタ(18)がオフとなり、充放電回路(Z
)の充放電を切換える第1切換回路として動作するトラ
ンジスタ〈19〉がオフ、又基準電圧発生回路(す)の
出力電圧を切換える第2切換回路として動作するトラン
ジスタ(20)がオフとなる。
そして、前記コンデンサ(6)への充電が進み、第2ト
ランジスタ(8)のベース電圧が点Aの電圧v、iを超
えるようになると、第2トランジスタ(8)がオンし第
1及び第3トランジスタ(4)及び(9)がオフする。
前記第2トランジスタ(8)がオンすると、トランジス
タ(18)がオンし、トランジスタ(19)及び(20
)がオンする。トランジスタ(19〉がオンすると、コ
ンデンサ(6)は抵抗(21)及び前記トランジスタ(
19)のコレクタ・エミツタ路を介して放電を開始する
ので、第2トランジスタ(8)のベース電圧は徐々に低
下する。
一方、トランジスタフ20)がオンすると点Aには第1
及び第2抵抗(15)及び(16)の抵抗値に応じた電
圧v、’が発生する。該電圧v□′の値は点Bの電圧v
Lに比べても小さい値(VH’ < VH)に設定され
ている。その為、第2トランジスタ(8)のベース電圧
が放電によって電圧vH以下になっても第3トランジス
タ(9)はオフしている。そして、放電が更に進ミ第2
トランジスタ(8)のベース電圧が点Bの電圧■1以下
まで達すると、第1トランジスタ(4)がオンし、第2
及び第3トランジスタ(8)及び(9)がオフする。す
ると、トランジスタ(18)がオフしトランジスタ(1
9〉及び(20)がオフする。前記トランジスタ(20
)がオフすると点A(7)電圧は初期状態と同じ電圧九
に復帰する。又、前記トランジスタ(19)がオフする
と、コンデンサ(6)の放電が停止する。その結果、初
期状態と同じ状態になり、コンデンサ(6)は再び抵抗
(5)からの電流によ−って充電され、以降この動作を
繰り返えす。
従って、水平発振回路(良〉の端子(22ンには第2図
の実線の如く上限値が電圧■8に又下限値が電圧vLに
規定された発振のこぎり波形を得ることが出来る。  
  ” 第2図の前記発振出力信号の下限値は、点Bの電圧■、
によって定まっている。ここで、前記1圧V、の値を太
きく LVt’(V+、’>VL)とすれば発振のこぎ
り波形の下限値が高くなり、その発振周波数は第2図の
点線aに示される如く高くなる。又前記電圧VLの値を
小さく()/L□(VL□<Vt)とすれば発振のこぎ
り波形の下限値が低くなり、その発振周波数は点線すに
示される如く低くなる。従って、水平発振回路(良)の
フリーラン周波数を周波数−電圧変換回路(2)の出力
電圧によって任意に定めることが出来る。
次に水平発振回路(3)の発振周波数を求める。
まず、充電期間Tcにおけるコンデンサ(6)の端子電
圧■。は、抵抗(5)に流れる電流を■とするとVc”
Vcc  Rot・I        −−−−−・・
・−−−−(1)〔ただし、Rotは抵抗(5)の抵抗
値〕となり、Q=C・V、  1=dQ/dtより電流
工はl−Ce+dVc/dt         +++
**+m++at  (2)〔ただし、CHIはコンデ
ンサ(6)の容量〕となる。ここで第(2)式を第(1
)式に代入し整理すると、 VCC=ROI(ColdVc/dt)+VC・−・−
・・−−−−(3)となる。
又、放電期間T、における抵抗(5〉に流れる電流をi
l、コンデンサ(6)の放電電流をi2、抵抗(21)
に流れる電流をi、とすれば、 i3w i1+ i、          ・・・・・
・・・・・・・ (4)となり、第(4)式は次式の如
く示される。
〔ただし、R11は抵抗(21)の抵抗値〕ここで、第
(5〉式を整理すると、 vec−co+Rat(dvc/at)+(Ro+/R
*++1)vc・・・・・・・・・・・・ (6)゛ となる。そして、発振出力信号の上限値を■0、下限値
を■1とし、充放電期間を求めると、充電期間Toは となり、放電期間TDは ・・・・・・・・・・・・ (8) となる。従って発振周波数fHは となる。ここで第(7)式及び第(8)式の下限値vL
は、周波数−電圧変換回路(2)の出力電圧に応じて定
まり、第(7)式及び第(8)式の値に応じて発振周波
数fHが定まるので、前記周波数−電圧変換回路(2)
の出力電圧に応じて水平発振回路(旦)のフリーラン周
波数f、を制御することが出来る。
さて、水平偏向回路(11)は、波形整形回路(24)
からの発振出力信号に応じて偏向コイル(12)に偏向
電流を供給し、ブラウン管(図示せず)における電子ビ
ームの偏向動作を制御する。前記偏向コイル(12〉の
上端に発生するフライバックパルスは、位相比較回路(
13)の一方の入力端子に印加される。又、その他方の
入力端子には水平同期信号が印加されるので、両信号の
位相比較が行なわれ、その誤差出力が平滑回路(ロ)で
平滑される。
そして、前記平滑回路(14)の出力直流電圧が抵抗(
23)を介してコンデンサ(6)の上端に印加される。
位相差に応じて前記出力直流電圧が上昇すれば、前記コ
ンデンサ(6)への充電電流の値が増加するので発振出
力信号の周波数は高くなる。又逆に前記出力直流電圧が
下降すれば、前記充電電流の値が低下するので前記周波
数は低くなる。従って、水平発振回路(塁)は水平同期
信号の位相に同期して発振するようになる。
つまり、第4図の回路においては、周波数−電圧変換回
路(2)の出力電圧に応じて水平発振回路(良)のフリ
ーラン周波数を調整した後、平滑回路(ロ)の出力電圧
によってその発振周波数を定めている。その為、前記水
平発振回路(塁)は広範囲の周波数の水平同期信号にロ
ックすることが可能となる。
(ト)発明の効果 以上述べた如く本発明に依れば、水平発振回路を差動型
発振回路で構成し、発振のこぎり波形の下限値を定める
一方のトランジスタのベースに水平同期信号周波数に応
じた電圧を印加しているので、前記水平発振回路のフリ
ーラン周波数を到来する水平同期信号周波数に応じて最
適な値に設定することが出来る。又、フリーラン周波数
の設定をスイッチによらず連続的に切換えることが出来
るので、切換えの際にも発振出力信号を連続な形で得る
ことが出来る。
更に本発明に依れば時定数の切換えを必要としないので
、複数の時定数回路が不要となり素子数の削減が計れ、
IC化にも最適となる。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、及び第2図
は第1図の説明に供する為の波形図である。 (1)・・・入力端子、 (2)・・・周波数−電圧変
換回路、 (塁)・・・水平発振回路、 り4)・・・
第1トランジスタ、 (Z)・・・充放電回路、 (8
)・・・第2トランジスタ、 (9)・・・第3トラン
ジスタ、 (功〉・・・基準電圧発生回路、 (13)
・・・位相比較回路、 (14)・・・平滑回路、 (
19)・・・トランジスタ、 (20)・・・トランジ
スタ。

Claims (4)

    【特許請求の範囲】
  1. (1)水平同期信号とフライバックパルスとの位相比較
    を行なう位相比較回路と、該位相比較回路の出力信号を
    平滑する平滑回路と、該平滑回路の出力信号に応じて発
    振周波数が制御される水平発振回路と、前記水平同期信
    号の周波数変化に応じて前記水平発振回路のフリーラン
    周波数を変化させる為の制御信号を発生する周波数−電
    圧変換回路とを備えるマルチ走査形CRT表示装置にお
    いて、前記水平発振回路をエミッタが共通接続された第
    1及び第2トランジスタを有する差動形発振回路で構成
    し、前記第1トランジスタのベースに前記周波数−電圧
    変換回路の出力信号を印加し、フリーラン周波数の調整
    を行なうとともに、前記第2トランジスタのベースに前
    記平滑回路の出力信号を印加し、発振周波数の調整を行
    なうようにしたことを特徴とするマルチ走査形CRT表
    示装置。
  2. (2)前記水平発振回・路内の第1トランジスタのベー
    スに印加される電圧が発振のこぎり波形の下限値を定め
    るようにしたことを特徴とする請求項第1項記載のマル
    チ走査形CRT表示装置。
  3. (3)前記水平発振回路内の第1及び第2トランジスタ
    の共通エミッタにエミッタが接続された第3トランジス
    タを設け、該第3トランジスタのベースに印加される基
    準電圧に応じて発振のこぎり波形の上限値を定めるよう
    にしたことを特徴とする請求項第2項記載のマルチ走査
    形CRT表示装置。
  4. (4)水平同期信号周波数に応じた電圧がベースに印加
    される第1トランジスタと、電源とアース間に直列接続
    された抵抗とコンデンサから成る充放電回路と、エミッ
    タが前記第1トランジスタのエミッタに共通接続される
    とともにベースが前記抵抗及びコンデンサの接続中点に
    接続された第2トランジスタと、2つの基準電圧を発生
    する基準電圧発生回路と、該基準電圧発生回路の出力電
    圧がベースに印加されるとともに、前記第1及び第2ト
    ランジスタの共通エミッタにエミッタが接続された第3
    トランジスタと、前記第2トランジスタの出力信号に応
    じて前記充放電回路の充放電を切換える第1切換回路と
    、前記第2トランジスタの出力信号に応じて前記基準電
    圧発生回路の出力電圧を切換える第2切換回路とから成
    り、前記第1トランジスタのベース電圧に応じてフリー
    ラン周波数を調整するようにした水平発振回路を有する
    ことを特徴とするマルチ走査形CRT表示装置。
JP63097323A 1988-04-20 1988-04-20 マルチ走査形crt表示装置 Expired - Lifetime JP2573024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63097323A JP2573024B2 (ja) 1988-04-20 1988-04-20 マルチ走査形crt表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63097323A JP2573024B2 (ja) 1988-04-20 1988-04-20 マルチ走査形crt表示装置

Publications (2)

Publication Number Publication Date
JPH01268356A true JPH01268356A (ja) 1989-10-26
JP2573024B2 JP2573024B2 (ja) 1997-01-16

Family

ID=14189276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63097323A Expired - Lifetime JP2573024B2 (ja) 1988-04-20 1988-04-20 マルチ走査形crt表示装置

Country Status (1)

Country Link
JP (1) JP2573024B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155417A (en) * 1990-05-28 1992-10-13 Mitsubishi Denki Kabushiki Kaisha S-shaped correction capacitor switching device for automatic tracking monitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491051U (ja) * 1977-12-08 1979-06-27
JPS6350165A (ja) * 1986-08-19 1988-03-03 Mitsubishi Electric Corp 水平偏向回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491051U (ja) * 1977-12-08 1979-06-27
JPS6350165A (ja) * 1986-08-19 1988-03-03 Mitsubishi Electric Corp 水平偏向回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155417A (en) * 1990-05-28 1992-10-13 Mitsubishi Denki Kabushiki Kaisha S-shaped correction capacitor switching device for automatic tracking monitor

Also Published As

Publication number Publication date
JP2573024B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
EP0695039B1 (en) Control system for phase locked loop
US6140881A (en) Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method
US6795043B2 (en) Clock generation circuit having PLL circuit
US5220684A (en) Channel selecting circuit
JPH01268356A (ja) マルチ走査形crt表示装置
US6424379B1 (en) Vertical synchronization separation circuit
CN1036368C (zh) 多倍行频下同步的行扫描
US5770930A (en) Vertical deflecting circuit using a raised source voltage
US6087814A (en) Power source circuit and electronic device with the same
JPH02247692A (ja) マルチ走査型crt表示装置
JPH05275985A (ja) ランプ波発生回路
JP2794693B2 (ja) 水平偏向回路
JP3156425B2 (ja) 水平afc回路
JPH0758975A (ja) ダイナミックフォーカス信号発生回路
US6133803A (en) Horizontal oscillator with gradual frequency switching circuit
JPH0720811A (ja) 水平afc回路
JP3408436B2 (ja) 垂直のこぎり波発振回路
JPH01208079A (ja) 水平偏向回路
JPH067628Y2 (ja) 水平画面位置制御回路
JP3459444B2 (ja) 水平位置補正回路
JP2521055B2 (ja) 水平偏向回路
EP0701749A1 (en) A reduced phase-jitter horizontal sweep control phase-lock-loop and method
JP2807227B2 (ja) 水平画像位相調整回路
KR960008014Y1 (ko) 멀티스캔용 모니터의 전원 공급회로
JPH0720810A (ja) 水平afc回路