JPH01270331A - マスター・スライス方式集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスター・スライス方式集積回路装置の基本セ
ルおよび配線領域の形成方法に関する。

〔発明の概要〕

本発明はマスター・スライス方式集積回路装置において
、あらかじめ能動素子を埋め込んだ、基本セルを隙間な
くマトリクス状に配置し、この上に第１層金属配線を主
体として論理機能を有するマクロセルを形成し、基本セ
ル相互間の配線を第２層金属配線および゛第３層金属配
線のみによっておこなう事により、マスター・スライス
方式集積回路装置として、従来の１層金属配線、および
２層金属配線による場合に不可能であった、マクロセル
上を立体的にマクロセル間の配線領域として使用する事
を可能にし、ゲートアレイとしての能動素子の利用率、
すなわち集積度を飛躍的に向上させるようにしたもので
ある。

゛〔従来の技術〕 従来のマスター・スライス方式集積回路装置の配置図は
、第１図に示すごとく、チップ１の外周に入出力セル５
を配置し、基本セル２をマトリクス状に３の様に配置し
、入出力セル５と基本セル・マ）　ＩＪクスの間には４
のような配線専用領域を設けていた。そして３の基本セ
ル・マ）　ＩＪクス上；（、第５図に示すようにマクロ
セルおよび配線領域を２層の金属配線によって形成して
いた。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、マクロセル間の相反の配
線に第１層および第２層２０６，２０５の２層を使用を
せざる終えないため立体的にマクロセル上をセル間相互
の配線領域として利用することができなかった。

また、前述の従来技術ではマクロセルな形成するために
セル内部の配線を第１層金属配線２０６によってその殆
どを形成出来たとしても、この結果をセル上を通過可能
な第２層配線（フィード・スルー）としてしか利用でき
ず、集積度の向上に寄与しないという間頂点を有する。

〔課題を解決するための手段〕

本発明のマスター・スライス方式集積回路装置は基本セ
ルの上に使用する金１４配線について第１層、第２層お
よび、第３層の３層配線を使用するそして、第１層金属
配線および能動素子と第１層金属配線との接続に使用す
るフンタクトのみを使用してマクロセルをｔ４Ｌ、 このマクロセルの入出力端子を、第１層金属配線層に、
第１層金属配線層から第２層金属配線層に接続する、ス
ルーホールを使用して形成゛し、第２層配線層と第６層
配線層および、これら２つの配線層を結び付けるスルー
ホールのみを使用してマクロセル間の配線を行う事を特
徴とする。

〔作用〕

本発明の上記の構成によればマクロセル相互間の配線を
行う場合、第６図に示すごとく、マクロセルの内部配線
を第１層金属配線のみで行う事によって、第２層および
第３層の金属配線を第１層金属配線の影響をうけずに全
てマクロセル相互間の配線に利用することが出来る。こ
のため従来の２層金属配線に於ては、第５図に示す如く
マクロセル上に横方向の配線を行う事が、マクロセルの
内部配線に第１層金属配線が使用されるため、妨げられ
ていたが、第３層金属配線を使用することに依って、マ
クロセル間の配線をマクロセル上に配置することが可能
となった。

また入出力端子の占有する第２層金属配線の面積を極力
少なくして、第２層および第３層金属配線の配線の自由
度をより高くすることができ、以上の事から従来の２層
金属配線に依る方法よりもマスター・スライス方式とし
ては極めて高い集積度を実現できる。

また、配線層の明確な使い分けに依り、セルライブラリ
ーと配線領域を明確に分離することが、可能となった。

〔実施例〕

第３図および第４図は本発明の実施例における基本セル
の平面図で、第３図に於いては第１層金属配線２０１．
２０２，２０５および能動素子と第１層金属配線とを接
続するコンタク）　２０５１ｃよって、論理機能を有す
るマクロセルを形成している。ココに２０１はｖｓｓ１
ｙ源２０２はＶＤＤ電源である。本図に示すようにマク
ロセルの内部配線は第１層配線によって構成されている
。

さらに第１層金属配線２０３．および第２層金属配線２
０６を結び付けるスルーホール２ｏ７１てよって、入出
力端子ＡＩ、Ｘ、Ａ２が形成される第２図は第３図のト
ランジスター回路図で、０ＭＯ８）ランシスターによる
、２人力ＮＡＮＤゲートを構成している。

第４図は、第２層および第５層金属配線２０６．２１１
および第２層と第５層金属配線を結び付けるスルーホー
ル２１２によって第３図に示すマクロセルの端子位置Ａ
Ｉ、Ｘ、Ａ２からその他のマクロセルに接続する配線を
示している。

本図に示すようにマクロセル間の配線には、第１層金属
配線は使われていない。

第５図は、従来の第１層および第２層金属配線のみを使
用した場合のマクロセルと配線領域の様子を示しており
、第６図は第１層金属配線をマクロセルの内部配線に使
用し、マクロセル間の配線は第２層および第３層金属配
線およびこの２層の間を結ぶスルーホールのみによって
マクロセルの上部に形成される。

〔発明の効果〕

以上述べたように本発明によれば、マクロセルを形成す
るために第１層金属配線を使用し、マクロセルの入出力
端子を形成するために、第１層金属配線と第２層金属配
線を結び付けるスルーホールを使用し、かつマクロセル
間の配線を第２層金属配線および第３層金属配線を使用
することによってマクロセルの上の配線層を効率よくか
つ明確に使い分けて使用する事が出来るので、マスター
・スライス方式のＬＳＩとしては極めて高い集積度を達
成できるという効果を有する。

【図面の簡単な説明】

第１図は本発明を実施した、マスター・スライス方式の
大規模集積回路チップの全体的な概略図１・・・・・・
・・・チップ外形 ２・・・・・・・・・基本セル ３・・・・・・・・・基本セルマトリクス４・・・・・
・・・・配線専用領域 ５・・・・・・・・・入出力セル 第２図は、第３図および、第４図のトランジスター回路
図。 第３図および第４図は、基本セル上に金！Ｒ５層配線を
施した場合の結線図。 ２０１・・・・・・、電源配線（ＶＤＤ）２０２・・・
・・・電源配線（ＶＳＳ）２０３・・・・・・第１層金
属配線 ２０５・・・・・・第１層および拡散層またはポリシリ
−ｙ＞を接ａ−するスルーホール ２０６・・・・・・第２層金属配線 ２０７・・・・・・第１層および第２層金属配線を接続
するスルーホール ２０Ｂ・・・・・・ポリシリコン ２０９・・・・・・Ｈ型拡散層 ２１０・・・・・・Ｐ型拡散層 ２１１・・・・・・第５層金属配線 ２１２・・・・・・第２層および第３層金属配線を接続
するスルーホール ２１３・・・・・・第２層金属配線により形成されるマ
クロセルのピン位置 第５図は、２層金属配線のみを使用する場合に於いてマ
クロセル相互間の配線を施した結線図。 第６図は、３層金属配線を使用する場合に於いてマクロ
セル上にマクロセル相互間の配線ヲ施した結線図。 以上 １［人　セイコーエプソン株式会社 代理人　弁理士　上柳雅誉（他１名） 菓　１　■ 第　乙　図 ■　５　■

Claims (1)

【特許請求の範囲】
1. （１）複数個の能動素子によって構成された基本セルを
   マトリクス状に隙間なく配置し、前記能動素子を横方向
   に複数個使用して、その上に、第１層金属配線のみを施
   し、論理機能を有するマクロセルを形成し、このマクロ
   セルの入出力端子を、第２層金属配線層に、依ってのみ
   形成し、第２層配線層と第３層配線層および、これら２
   つの配線層を結び付けるスルーホールのみを使用してマ
   クロセル間の配線を行うことを特徴とする、マスター・
   スライス方式集積回路装置。