JPH01273424A - Ａ−ｄ変換装置 - Google Patents
Ａ−ｄ変換装置Info
- Publication number
- JPH01273424A JPH01273424A JP10469288A JP10469288A JPH01273424A JP H01273424 A JPH01273424 A JP H01273424A JP 10469288 A JP10469288 A JP 10469288A JP 10469288 A JP10469288 A JP 10469288A JP H01273424 A JPH01273424 A JP H01273424A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- converter
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野Ｊ
この発明は、アナログ信号をある電圧にクランプする回
路と、Ａ−Ｄ変換器の変換範囲を決める基準電圧源を内
蔵するＡ−Ｄ変換装置に関するものである。
路と、Ａ−Ｄ変換器の変換範囲を決める基準電圧源を内
蔵するＡ−Ｄ変換装置に関するものである。
Ｌ従来の技術」
第４図は従来のＡ−Ｄ変換装置を示すブロック図であｊ
） 、（１）はアナログ信号入力端子、（２）は上記ア
ナログ信号をクランプするクランプ回路、（３）は上記
クランプされたアナログ信号をデジタル信号に変換する
Ａ−Ｄ変換器、（４）はＡ−Ｄ変換器（３）ののそれぞ
れａＲ１側電位、中点電位及び＃Ｌ＃側電位、（９）は
クランプ回路（２）のクランプ電圧入力端子、 （１
Ｇ）は電源端子、（１１）はクランプ電圧設定用抵抗、
（１２）は上記クランプ電圧入力を切替えるための切替
スイッチ、 （１００）はＡ−Ｄ変換装置である。
） 、（１）はアナログ信号入力端子、（２）は上記ア
ナログ信号をクランプするクランプ回路、（３）は上記
クランプされたアナログ信号をデジタル信号に変換する
Ａ−Ｄ変換器、（４）はＡ−Ｄ変換器（３）ののそれぞ
れａＲ１側電位、中点電位及び＃Ｌ＃側電位、（９）は
クランプ回路（２）のクランプ電圧入力端子、 （１
Ｇ）は電源端子、（１１）はクランプ電圧設定用抵抗、
（１２）は上記クランプ電圧入力を切替えるための切替
スイッチ、 （１００）はＡ−Ｄ変換装置である。
第５図は、従来例のクランプ電圧制御の説明図である。
次に動作について説明する。アナログ信号入力端子（１
）から入力されたアナログ信号はクランプ回路（２）で
クランプ電圧入力端子（９）から入力された電圧にクラ
ンプされ九後で、Ａ−Ｄ変換器（３）でデジタμ信号に
変換されて、デジタル信号出力端子（５）から出力され
る。Ａ−Ｄ変換器（３）のアナログ入力信号範囲は基準
電圧源（４）で作られる１Ｈ１側電圧（６） （ＶＲＴ
）と＃Ｌ＃側電圧電圧） （ＶＲＢ ）で決ｉシ、Ｖ
ＲＴ ＶＲＥとなる。Ａ−Ｄ変換器（３）にはＶＲＴ
とＶＲＢの間のＤＣｉｌ：圧で変化する信号が入力され
ることになる。例えばＶＲＴでクランプした時は、ＶＲ
Ｔより低い方へ変化する信号でなければならない。同様
に、ＶＢＨの場合は、高い方へ変化する信号となる。ま
た、高い方と低い方へ変化する場合には、ＶＲＴとＶＲ
Ｈの中点電位＜７） （ＶＲＭ）でクランプする必要が
ろる。さらに像調整をしたい時は、クランプ電圧入力端
子（９）にクランプ電圧設定用抵抗（１１）で決まる電
圧を印加する。微調整できる範囲は第５図に示すように
、ＶＲＨからＶＲＴまでで、ＶＲＴ−Ｖｏ。
）から入力されたアナログ信号はクランプ回路（２）で
クランプ電圧入力端子（９）から入力された電圧にクラ
ンプされ九後で、Ａ−Ｄ変換器（３）でデジタμ信号に
変換されて、デジタル信号出力端子（５）から出力され
る。Ａ−Ｄ変換器（３）のアナログ入力信号範囲は基準
電圧源（４）で作られる１Ｈ１側電圧（６） （ＶＲＴ
）と＃Ｌ＃側電圧電圧） （ＶＲＢ ）で決ｉシ、Ｖ
ＲＴ ＶＲＥとなる。Ａ−Ｄ変換器（３）にはＶＲＴ
とＶＲＢの間のＤＣｉｌ：圧で変化する信号が入力され
ることになる。例えばＶＲＴでクランプした時は、ＶＲ
Ｔより低い方へ変化する信号でなければならない。同様
に、ＶＢＨの場合は、高い方へ変化する信号となる。ま
た、高い方と低い方へ変化する場合には、ＶＲＴとＶＲ
Ｈの中点電位＜７） （ＶＲＭ）でクランプする必要が
ろる。さらに像調整をしたい時は、クランプ電圧入力端
子（９）にクランプ電圧設定用抵抗（１１）で決まる電
圧を印加する。微調整できる範囲は第５図に示すように
、ＶＲＨからＶＲＴまでで、ＶＲＴ−Ｖｏ。
及びｏｘｖＲＢは微調整しない範囲である。第４図では
、ＶＲＢ ％ ＶＲＭ及び像調整電圧をアナログ入力信
号の種類によって、クランプ電圧入力の切替スインｆ
（１２）で切替える場合について記している・【発明が
解決しようとする課題］ 従来のＡ−、ｐ変換装置は以上のように構成されている
ので、切替えスイッチは、外付はスイッチとなって、外
付は部品を増加させる。外部基板において、スイッチ及
び配線スペースが必要となることによ）配線が複雑にな
る。また、デジタル信号が多い基板にクランプ電圧の配
線を引き回すことによシノイズ等の影響を受けやすい。
、ＶＲＢ ％ ＶＲＭ及び像調整電圧をアナログ入力信
号の種類によって、クランプ電圧入力の切替スインｆ
（１２）で切替える場合について記している・【発明が
解決しようとする課題］ 従来のＡ−、ｐ変換装置は以上のように構成されている
ので、切替えスイッチは、外付はスイッチとなって、外
付は部品を増加させる。外部基板において、スイッチ及
び配線スペースが必要となることによ）配線が複雑にな
る。また、デジタル信号が多い基板にクランプ電圧の配
線を引き回すことによシノイズ等の影響を受けやすい。
以上の問題を解決することが課題であった。
この発明は上記のような課題を解決するためになされた
もので、外付はスイッチ及び配線をなくすことができる
と共に、クランプ電圧入力端子で微調整及び切替スイッ
チの切替えがでさるＡ−Ｄ変換装置を得ることを目的と
する。
もので、外付はスイッチ及び配線をなくすことができる
と共に、クランプ電圧入力端子で微調整及び切替スイッ
チの切替えがでさるＡ−Ｄ変換装置を得ることを目的と
する。
〔課題を解決するための手段Ｊ
この発明に係るＡ−Ｄ変換装置は、クランプ電圧切替ス
イッチを集積化すると共に、クランプ電圧入力端子を３
つのモードで使用するようにしたものである。
イッチを集積化すると共に、クランプ電圧入力端子を３
つのモードで使用するようにしたものである。
〔作用Ｊ
この発明におけるクランプ電圧の切替スイッチとクラン
プ電圧入力端子は、Ａ−Ｄ変換器入力範囲ではクランプ
回路のクランプ電圧が像調整可能となシ、Ａ−Ｄ変換器
入力範囲外では、基準電圧源のＶＲＴ 、 ＶＲＭ及び
ＶＲＢｏりち２つを選んでクランプ電圧にする。
プ電圧入力端子は、Ａ−Ｄ変換器入力範囲ではクランプ
回路のクランプ電圧が像調整可能となシ、Ａ−Ｄ変換器
入力範囲外では、基準電圧源のＶＲＴ 、 ＶＲＭ及び
ＶＲＢｏりち２つを選んでクランプ電圧にする。
［５ｊ！施例」
以下、この発明の一実施例を図について説明する。第１
図は変換装置のブロック図である。図において（１３〜
（１１）、（１００）は第４図の従来例で示したものと
同等である。（１３）はクランプ回路（２）のクランプ
電圧を切替えるための切替スインｆ、 （１４，ｌはク
ランプ回路（２）のクランプ電圧入力部である。
図は変換装置のブロック図である。図において（１３〜
（１１）、（１００）は第４図の従来例で示したものと
同等である。（１３）はクランプ回路（２）のクランプ
電圧を切替えるための切替スインｆ、 （１４，ｌはク
ランプ回路（２）のクランプ電圧入力部である。
第２図は切替スイッチ（１３）とその制御回路の一実施
例を示すブロック図である。図において、（１５）及び
（１６）はコンパレータ、（１７）はＮＯＲ回路である
。また、第３図はクランプ電圧制御の説明図でるる。
例を示すブロック図である。図において、（１５）及び
（１６）はコンパレータ、（１７）はＮＯＲ回路である
。また、第３図はクランプ電圧制御の説明図でるる。
次に動作について説男する。
アナログ入力端子（１）から入力されたアナログ信号は
クランプ回路（２）である電圧にクランプされて、Ａ−
Ｄ変換器（３）に入力される。Ａ−Ｄ変換器（３）の変
換範囲は基準電圧源（４）の“Ｈ＃側電電圧６） （Ｖ
ＲＴ）と＃Ｌ”［［圧（８） （ＶＲＢ）で決まる。Ａ
−Ｄ変換器（３）のディジタル出力はディジタル出力端
子（５）から出力される。基準電圧源（４）は＃Ｈ′側
電位（６）、中点電位（７）及び１Ｌ１側電位（８）を
出力する。クランプ電圧入力端子（９）Ｋはｔ源端子（
１０）と接地との間に接続されているクランプ電圧設定
用抵抗（１１）によって設定された電圧が印加され、こ
の電圧によシクフンプ回路（２）のクランプ電圧入力部
（１４）に印加される電圧を切替える切替スイッチ（Ｌ
３）を制御する。
クランプ回路（２）である電圧にクランプされて、Ａ−
Ｄ変換器（３）に入力される。Ａ−Ｄ変換器（３）の変
換範囲は基準電圧源（４）の“Ｈ＃側電電圧６） （Ｖ
ＲＴ）と＃Ｌ”［［圧（８） （ＶＲＢ）で決まる。Ａ
−Ｄ変換器（３）のディジタル出力はディジタル出力端
子（５）から出力される。基準電圧源（４）は＃Ｈ′側
電位（６）、中点電位（７）及び１Ｌ１側電位（８）を
出力する。クランプ電圧入力端子（９）Ｋはｔ源端子（
１０）と接地との間に接続されているクランプ電圧設定
用抵抗（１１）によって設定された電圧が印加され、こ
の電圧によシクフンプ回路（２）のクランプ電圧入力部
（１４）に印加される電圧を切替える切替スイッチ（Ｌ
３）を制御する。
次に切替スイッチ（１３）とその制御回路について、一
実施例を第２図及び第３図について説男する。
実施例を第２図及び第３図について説男する。
クランプ電圧入力端子（９）に印加される電圧が基準電
圧源（４）のｓ Ｌ ａ側電位（８） （ｖＲＢ）よシ
低い場合（モードＣに相当）コンパレータ（１５）及び
（１６）の出力電圧はそれぞれ１Ｈ１及び１Ｌ′となり
、ＮＯＲ回路（１７）の出力電圧はＬ５となる。ここで
、切替スイ７ ｆ （１３）が＃Ｉｉ“でＯＮ％ ’Ｌ
’でＯＦＦするタイプのものであるとすると、切替スイ
ンｆ （ｉ３）は右側スイッチのみＯＮＬ、て、クラン
プ回路（２）のクフンプ′ゼ圧スカ部（Ｌ４）には基＊
’ｍ圧源（４）の１Ｌ＃側電位（８） （ＶＲＢ）が印
加される。次にクランプ電圧入力端子（９）に印加され
る電圧が基準電圧源（４）の１Ｌ１側電位（８）（ＶＲ
ＩＩ）と“Ｈ１側電位（６）（ＶＲＴ）との間である場
合、コンパレータ（１５）及び（１６〕の出力電圧はそ
れぞれ＃Ｌ＃及び′Ｌ′となシ、ＮＯＲ回路（１７）の
出力電圧は、＃Ｈ１となる。
圧源（４）のｓ Ｌ ａ側電位（８） （ｖＲＢ）よシ
低い場合（モードＣに相当）コンパレータ（１５）及び
（１６）の出力電圧はそれぞれ１Ｈ１及び１Ｌ′となり
、ＮＯＲ回路（１７）の出力電圧はＬ５となる。ここで
、切替スイ７ ｆ （１３）が＃Ｉｉ“でＯＮ％ ’Ｌ
’でＯＦＦするタイプのものであるとすると、切替スイ
ンｆ （ｉ３）は右側スイッチのみＯＮＬ、て、クラン
プ回路（２）のクフンプ′ゼ圧スカ部（Ｌ４）には基＊
’ｍ圧源（４）の１Ｌ＃側電位（８） （ＶＲＢ）が印
加される。次にクランプ電圧入力端子（９）に印加され
る電圧が基準電圧源（４）の１Ｌ１側電位（８）（ＶＲ
ＩＩ）と“Ｈ１側電位（６）（ＶＲＴ）との間である場
合、コンパレータ（１５）及び（１６〕の出力電圧はそ
れぞれ＃Ｌ＃及び′Ｌ′となシ、ＮＯＲ回路（１７）の
出力電圧は、＃Ｈ１となる。
こｏｎｇｓ切替スイツｆ （１３）は中央のスイッチの
みＯＮして、クランプ回路（２）のクランプ電圧入力部
（１４）にはクランプ電圧入力端子（９）に印加される
電圧がそのまま印加される。更にクランプ電圧入力端子
（９）に印加される電圧が上がシ、基準電圧源（４）の
１１１１側電位（６） （ＶＲＴ）よシも高い場合（モ
ードＡに相当）、コンパレータ（１５）及び（１６）の
出力電圧はそれぞれ“Ｌｌ及び１Ｈ″となシ、ＮＯＲ回
路（１７）の出力電圧は、＃Ｌ“となる。この場合、切
替スインｆＣＬ３）は左側のスイッチのみＯＮＩ。
みＯＮして、クランプ回路（２）のクランプ電圧入力部
（１４）にはクランプ電圧入力端子（９）に印加される
電圧がそのまま印加される。更にクランプ電圧入力端子
（９）に印加される電圧が上がシ、基準電圧源（４）の
１１１１側電位（６） （ＶＲＴ）よシも高い場合（モ
ードＡに相当）、コンパレータ（１５）及び（１６）の
出力電圧はそれぞれ“Ｌｌ及び１Ｈ″となシ、ＮＯＲ回
路（１７）の出力電圧は、＃Ｌ“となる。この場合、切
替スインｆＣＬ３）は左側のスイッチのみＯＮＩ。
て、クランプ回路（２）のクランプ電圧入力部（１４）
Ｋは基準゛電圧源（４）の中点電位（７） （ＶＲＭ）
が印加される。
Ｋは基準゛電圧源（４）の中点電位（７） （ＶＲＭ）
が印加される。
以上の様にモードＡ、Ｂ、Ｃでクランプ電圧を制御でき
る。また、微調整をしない場合には、クランプ電圧入力
端子（９）は電源か接地に接続すればよく、クランプ電
圧設定用抵抗（ｋｌ）を除くことができる。
る。また、微調整をしない場合には、クランプ電圧入力
端子（９）は電源か接地に接続すればよく、クランプ電
圧設定用抵抗（ｋｌ）を除くことができる。
なお、上記実施例では、モードＡ及びＣの場合、それぞ
れクランプ電圧が基準電圧源（４）の中点電位（７）
（ＶＲＭ）及び１Ｌ１側電位（８） （ＶＲＢ） Ｋ
ｌｋ ；ｂ ヨウに設定しているが１Ｌ１側電位（８）
（ＶＲＢ） 、中点電位（７） （ＶＲＭ）及び１１
ｉ１側電位（６） （ＶＲＴ）を含むｔ源と接地間電圧
であればどこでも設定することができ、上記実施例と同
様の効果を奏する。
れクランプ電圧が基準電圧源（４）の中点電位（７）
（ＶＲＭ）及び１Ｌ１側電位（８） （ＶＲＢ） Ｋ
ｌｋ ；ｂ ヨウに設定しているが１Ｌ１側電位（８）
（ＶＲＢ） 、中点電位（７） （ＶＲＭ）及び１１
ｉ１側電位（６） （ＶＲＴ）を含むｔ源と接地間電圧
であればどこでも設定することができ、上記実施例と同
様の効果を奏する。
【発明の効果Ｊ
以上のように、この発明によれば、クランプ電圧の切替
スイッチを集積化すると共に、クランプ電圧入力端子を
３つのモードで使用することができるようにしたので、
外付はスイッチ及び配線を除くことができると共に、ク
ランプ電圧入力端子で微調整及びスイッチの切替えがで
きる効果がある。まだ、基板にクラングミ圧配線をする
必要がなく、外乱ノイズの影響も少くすることができん
スイッチを集積化すると共に、クランプ電圧入力端子を
３つのモードで使用することができるようにしたので、
外付はスイッチ及び配線を除くことができると共に、ク
ランプ電圧入力端子で微調整及びスイッチの切替えがで
きる効果がある。まだ、基板にクラングミ圧配線をする
必要がなく、外乱ノイズの影響も少くすることができん
第１図はこの発明の一実施例によるＡ −Ｄ変換装置を
示すブロック図、第２及び３図はこの発明のクラン１切
替えスイッチの制御回路図及びクランプ電圧入力端子の
入力電圧に対する動作説明図、第４図は従来のＡ−Ｄ変
換装置を示すブロック図、第５図は従来のクランプ電圧
入力端子の入力電圧に対する動作説明図である。 図において（１）はアナログ信号入力端子、（２）はク
ランプ回路、（３）はＡ−Ｄ変換器、（４）は基準電圧
源、（５）はディジタル出力端子、（６）は１■′側電
位、（７）は中点電位、（８）は“Ｌ’側電位、（９）
はクランプ電圧入力端子、（ｌＯ）は電源端子、（１１
）はクランプ電圧設定用抵抗、（１３）は切替スイン？
、（１４）はクランプ電圧入力部、 （１５）、 （
１６）はコンパレータ、（１７）はＮＯＲ回路、（１０
０）はＡ−Ｄ変換装置である。 なお、図中、同一符号は同一、又は相当部分を示す。
示すブロック図、第２及び３図はこの発明のクラン１切
替えスイッチの制御回路図及びクランプ電圧入力端子の
入力電圧に対する動作説明図、第４図は従来のＡ−Ｄ変
換装置を示すブロック図、第５図は従来のクランプ電圧
入力端子の入力電圧に対する動作説明図である。 図において（１）はアナログ信号入力端子、（２）はク
ランプ回路、（３）はＡ−Ｄ変換器、（４）は基準電圧
源、（５）はディジタル出力端子、（６）は１■′側電
位、（７）は中点電位、（８）は“Ｌ’側電位、（９）
はクランプ電圧入力端子、（ｌＯ）は電源端子、（１１
）はクランプ電圧設定用抵抗、（１３）は切替スイン？
、（１４）はクランプ電圧入力部、 （１５）、 （
１６）はコンパレータ、（１７）はＮＯＲ回路、（１０
０）はＡ−Ｄ変換装置である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- アナログ信号入力端子と、そのアナログ信号をクランプ
する回路と、そのクランプ回路の出力をＡ−Ｄ変換する
回路と、そのＡ−Ｄ変換回路の変換範囲を決定する基準
電圧源と、上記クランプ回路のクランプ電位を制御する
端子と、この端子の電圧によつて上記クランプ回路に印
加するクランプ電圧を切替える回路とを備えた回路を半
導体集積化したことを特徴とするＡ−Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10469288A JPH01273424A (ja) | 1988-04-26 | 1988-04-26 | Ａ−ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10469288A JPH01273424A (ja) | 1988-04-26 | 1988-04-26 | Ａ−ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01273424A true JPH01273424A (ja) | 1989-11-01 |
Family
ID=14387526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10469288A Pending JPH01273424A (ja) | 1988-04-26 | 1988-04-26 | Ａ−ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01273424A (ja) |
-
1988
- 1988-04-26 JP JP10469288A patent/JPH01273424A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633637A (en) | Digital-to-analog converter circuit | |
| US4918450A (en) | Analog/digital converter circuit | |
| KR910002341B1 (ko) | 아날로그신호 비교회로 | |
| CN224005447U (zh) | 电源控制芯片自动补偿控制装置 | |
| JPH076543Y2 (ja) | Ｉｃテスタ用信号発生器 | |
| JPH0130324B2 (ja) | ||
| EP1271168B1 (en) | Electrical system for testing the channels of a communication system | |
| JP2681388B2 (ja) | 自動白バランス調整装置 | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JPS63211812A (ja) | スイツチ続み取り回路 | |
| JPS62283786A (ja) | 集積回路の入力出力回路 | |
| JPS61144110A (ja) | 電圧制御回路 | |
| JP2738041B2 (ja) | クランプ装置 | |
| JPH0664516B2 (ja) | マイクロコントローラ | |
| SU1683183A1 (ru) | Устройство коррекции цветоразностных сигналов в кодирующем устройстве системы СЕКАМ | |
| JPH0462207B2 (ja) | ||
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPH0795085A (ja) | Ｄ／ａ変換装置とこれを用いたプログラマブルコントローラ及びそのアナログ出力モジュール | |
| JPH05265595A (ja) | ワンチップマイコン | |
| JPH0456517A (ja) | アナログデータ入力回路 | |
| JPH03280111A (ja) | ボルテージフォロア回路 | |
| KR970031788A (ko) | 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로 | |
| JPS635619A (ja) | プロセス制御装置用のａ／ｄ変換器 | |
| JPH05110907A (ja) | マトリクススイツチヤ |