JPH01276972A - 水平同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機やＶＯＲなどビデオ信号
を取り扱う機器において、特にビデオクロ！偏向回路を
デジタル信号処理化した機器に必要なりロック発生器で
、水平同期信号にロックしたクロックを発生するＰＬＬ
回路を有した機器の水平同期回路に関するものである。

従来の技術 近年、テレビジョン受像機やｖＣＲなどビデオ信号を取
り扱う機器はデジタル信号処理の技術が使われるように
なってきた。これは部品点数の削減や信頼性の向上が期
待できるだけでなく、デジタル信号処理を行うことによ
りアナログ信号の処理ではできなかった新たな機能が実
現できるからである。

以下、図面を参照しながら、上述した従来の水平同期回
路の一例について説明する。

第２図は従来の水平同期回路のブロック図を示すもので
ある。第２図において、この回路は、複合ビデオ信号を
入力としデジタル符号に変換するムシコンバータ２１と
、ムシコンバータ２１の出力を入力とし水平周波数は通
過させサブキャリア周波数は遮断する帯域を持つＬＰＦ
２２と、ＬＰＦ２２の出力を入力としペデスタルレベル
を検出するペデスタルレベル検出回路２３と、ペデスタ
ルレベル検出回路２３の出力からＬＰＦ２２の出力を引
き負数を０とすることにより同期信号を抜き出す同期信
号分離回路２４と、同期信号分離回路２４の出力を入力
とし水平パルスとの位相差を検出する位相比較回路２６
と、位相比較回路２６の出力を入力とし高域成分を抑圧
するμｍプフィルター２６と、ループフィルター２６の
出力を入力とし入力データに応じたクロック周波数を発
生するデジタルタイミング発振器２７と、デジタルタイ
ミング発振器２７の出力を入力としクロック波形に変換
するＤムコンメータ２８と、Ｄムコンメータ２Ｂの発生
するクロックを入力しＮ分の１に分周して水平ハＡ／ス
を発生し位相比較回路２５に出力する分周器２９とより
なる。

以上のように構成した水平同期回路について、以下その
動作について説明を行う。

まず、複合ビデオ信号をムシコンバータ２１に入力する
。デジタル符号に変換された複合ビデオ信号はＬＰＦ２
２に入力されサブキャリア成分とノイズ成分が抑圧され
る。サブキャリア成分が抑圧されたビデオ信号は、ペデ
スタル検出回路２３に入力されペデスタルレベルが検出
される。同期信号分離回路２４でペデスタル検出回路２
３の出力からＬＰＦ２２の出力を引きその負数を０とす
ることにより同期信号を抜き出す。位相比較回路２６で
同期信号分離回路２４の出力の水平同期信号と水平パル
スとの位相を比較する。位相比較回路２６の出力をルー
プフィルター２６において高域成分を抑圧し、ループ応
答を決定する。ループフィルター２６の出力をデジタル
タイミング発振器２７に入力し、クロック信号の符号列
を発生する。デジタルタイミング発振器２７の出力をＤ
ムコンメータ２８に入力し、クロック信号に変換する。

Ｄムコンメータ２８の発生するクロックを分周器２９に
よりＮ分の１に分周し水平パルスを得る。ここで得た水
平パルスは位相比較回路２６に戻し位相比較を行う。

発明が解決しようとする課題 しかしながら、上記のような構成では、無信号のチャン
ネルを受信した際に位相比較回路の出力が安定しないた
めＰＬＬで発振する周波数が大きく変動する。特にルー
プフィルターとして完全積分型のループフィルターを使
用した場合には、その出力データが一番端まで寄ってし
まうこととなり、発振周波数が大きく片寄ることとなる
。この様な状態になると水平発振周波数が低くなり過ぎ
た場合には水平出力トランジスタ例破壊する場合がある
。また、信号のあるチャンネルに切り替えた場合に引込
時間が長くなり、水平が流れてから立つという不具合が
生じる。

本発明は、上記課題に鑑み、無信号のチャンネルを受信
した際に位相比較回路の出力が安定しなくともＰＬＬで
発振する周波数が大きく変動せず、安定なりロックを発
振する水平同期回路を提供することを目的とするもので
ある。

課題を解決するための手段 上記課題を解決するために、本発明の水平同期回路は、
同期信号分離回路の出力を入力とし同期信号の波高値を
検出しその値から一定の割合を出力するスライスレベル
検出回路と、同期信号分離回路の出力とスライスレベル
検出回路との出力の差を取ることにより水平同期信号を
抜き出す水平同期信号分離回路と、この水平同期信号分
離回路の出力をクロックでカウントし一定期間水平同期
がなければ検出信号を出力する水平同期信号検出回路と
、位相比較回路の出力をラッチし、水平同期検出回路の
出力があれば０を出力するクリア機能を有したラッチ回
路と、このラッチ回路の出力を入力とし高域成分を抑圧
するループフィルターと、このループフィルターの出力
を入力し入力データに応じたクロック周波数を発生する
デジタルタイミング発振器と、デジタルタイミング発振
器の出力を入力とじクロック波形に変換するＤムコンバ
ータと、Ｄムコンバータの発生するクロックを入力とし
に分の１に分周して水平パルスを発生して位相比較回路
に出力する分周器とを備えた構成にしたものである。

作用 本発明は、上記した構成によって、無信号時は位相比較
回路の出力をクリアして０を出力することにより、フリ
ーラン水平発振周波数を大きく外れないようにすること
が可能となる。

実施例 以下、本発明の一実施例の水平同期回路について、図面
を参照しながら説明を行う。第１図は本発明の一実施例
における水平同期回路のブロック図を示すものである。

第１図において、この回路は、複合ビデオ信号を入力し
デジタル符号に変換スルＡＤコンバータ１と、ムＤコン
バータ１の出力を入力とし水平周波数は通過させサブキ
ャリア周波数は遮断する帯域を持つＬＰＦ２と、ＬＰＦ
２の出力を入力としペデスタルレベルを検出するペア’
ｘｐｐレベル検出回路３と、ペデスタルレベル検出回路
３の出力からＬＰＦ２の出力を引き負数を０とすること
により同期信号を抜き出す同期信号分離回路４と、同期
信号分離回路４の出力を入力とし水平パルスとの位相差
を検出する位相比較回路６と、同期信号分離回路４の出
力を入力とし同期信号の波高値を検出しその値から一定
の割合を出力するスライスレベル検出回路６と、同期信
号分離回路４の出力とスライスレベル検出回路６との出
力の差をとることにより水平同期信号を抜き出す水平同
期信号分離回路７と、水平同期信号分離回路７の出力を
クロックでカウントし一定期間水平同期がなければ検出
信号を出力する水平同期信号検出回路８と、位相比較回
路６の出力をラッチし水平同期検出回路８の出力があれ
ば０を出力するりシア機能を有したラッチ回路９と、ラ
ッチ回路９の出力を入力し高域成分を抑圧するルプフィ
ルター１０と、ｐ−プフィルター１０の出力を入力とし
入力データに応じたクロック周波数を発生するデジタル
タイミング発振器１１と、デジタルタイミング発振器１
１の出力を入力とじクロック波形に変換するＤムコンメ
ータ１２と、Ｄムコンメータ１２の発生するクロックを
入力としＮ分の１に分周して水平パルスを発生し位相比
較回路６に出力する分周器１３とを備えた構成にしてい
る。

以上のように構成された水平同期回路について、以下、
第１図を用いてその動作を説明する。

まず、複合ビデオ信号が五Ｄコンバータ１に入力する。

デジタル符号に変換された複合ビデオ信号はＬＰＦ２に
入力しサブキャリア成分とノイズ成分が抑圧される。サ
ブキャリア成分が抑圧されたビデオ信号は、ペデスタル
検出回路３に入力しペデスタルレベルが検出される。同
期信号分離回路４でペデスタル検出回路３の出力からＬ
ＰＦ２の出力を引きその負数を０とすることにより同期
信号を抜き出す。位相比較回路６で同期信号分離回路４
の出力の水平同期信号と水平パルスとの位相を比較する
。また同期信号分離回路４の出力を入力し同期信号の波
高値を検出しその値から一定の割合を出力するスライス
レベル検出回路６を設け、同期信号分離回路４の出力と
スライスレベル検出回路６と出力を水平同期信号分離回
路７に入力し両者の差をとることにより水平同期信号を
抜き出す。この水平同期信号分離回路７の出力を水平同
期信号検出回路８に入力しクロックでカウントすること
により一定期間水平同期がなけれは検比信号を出力する
。

位相比較回路６の出力を入力するラッチ回路９において
、水平同期検出回路８の出力があれば０を出力するクリ
ア機能を有する。ラッチ回路９の出力ヲループフィ！レ
ター１０において高域成分を抑圧し、ループ応答を決定
する。ループフィルター１０の出力をデジタルタイミン
グ発振器１１に入力し、クロック信号の符号列を発生す
る。デジタルタイミング発振器１１の出力をＤムコンハ
−タ１２に入力し、クロック信号に変換する。Ｄムコン
メータ１２の発生するクロックを分周器１３によりＮ分
の１・に分周し水平パルスを得る。ここで得た水平パル
スは位相比較回路６に戻し位相比較を行う。

以上のように本実施例によれば、無信号時には位相比較
器の出力データにかかわらずループフィルターの入力に
は０のデータが入力されるため、安定なループフィルタ
ーの出力データとなり水平発振周波数を得ることができ
る。

発明の効果 以上のように本発明の水平同期回路は、同期信号分離回
路の出力を入力とし同期信号の波高値を検出しその値か
ら一定の割合を出力するスライスレベル検出回路と、同
期信号分離回路の出力とスライスレベル検出回路との出
力の差をとることにより水平同期信号を抜き出す水平同
期信号分離回路と、水平同期信号分離回路の出力をクロ
ックでカウントし一定期間水平同期がなければ検出信号
を出力する水平同期信号検出回路と、位相比較回路の出
力をラッチし水平同期検出回路の出力があれば０を出力
するクリア機能を有したラッチ回路と、ラッチ回路の出
力を入力し高域成分を抑圧するμｍデフイルターと、ル
ープフィルターの出力を入力し入力データに応じたクロ
ック周波数を発生するデジタルタイミング発振器と、デ
ジタルタイミング発振器の出力を入力しクロック波形に
変換スるＤムコンバータと、ＤＡコンバータの発生する
クロックを入力しＮ分の１に分周して水平パルスを発生
し位相比較回路に出力する分周器とを設けたことにより
、無信号時には位相比較器の出力データにかかわらずル
ープフィルターの入力には０のデータが入力されるため
、安定なループフィルターの出力データとなり水平発振
周波数を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における水平同期回路のブロ
ック図、第２図は従来例の水平同期回路のブロック図で
ある。 １・・・・・・ム、Ｄコンバータ、２・・・・・・ＬＰ
Ｆ、３・・・・・・ペデスタルレベル検出回路、４・・
・・・・同期信号分離回路、６・・・・・・位相比較回
路、６・・・・・・スライスレベル検出回路、７・・・
・・・水平同期信号分離回路、８・・・・・・水平同期
信号検出回路、９・・・・・・ラッチ回路、・１０・・
・・・・ループフィルター、１１・・・・・・デジタル
タイミング発振器、１２・・・・・・ＤＡコンバータ、
１３・・・・・・分周器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. 複合ビデオ信号を入力としデジタル符号に変換するＡＤ
   コンバータと、前記ＡＤコンバータの出力を入力とし水
   平周波数は通過させサブキャリア周波数は遮断する帯域
   を持つＬＰＦと、前記ＬＰＦの出力を入力としペデスタ
   ルレベルを検出するペデスタルレベル検出回路と、前記
   ペデスタルレベル検出回路の出力から前記ＬＰＦの出力
   を引き負数を０とすることにより同期信号を抜き出す同
   期信号分離回路と、前記同期信号分離回路の出力を入力
   とし水平パルスとの位相差を検出する位相比較回路と、
   前記同期信号分離回路の出力を入力とし、同期信号の波
   高値を検出しその値から一定の割合を出力するスライス
   レベル検出回路と、前記同期信号分離回路の出力と前記
   スライスレベル検出回路との差をとることにより水平同
   期信号を抜き出す水平同期信号分離回路と、前記水平同
   期信号分離回路の出力をクロックでカウントし一定期間
   水平同期がなければ検出信号を出力する水平同期信号検
   出回路と、前記位相比較回路の出力をラッチし前記水平
   同期検出回路の出力があれば０を出力するクリア機能を
   有したラッチ回路と、前記ラッチ回路の出力を入力とし
   高域成分を抑圧するループフィルターと、前記ループフ
   ィルターの出力を入力とし入力データに応じたクロック
   周波数を発生するデジタルタイミング発振器と、前記デ
   ジタルタイミング発振器の出力を入力としクロック波形
   に変換するＤＡコンバータと、前記ＤＡコンバータの発
   生するクロックを入力としＮ分の１に分周して水平パル
   スを発生し前記位相比較回路に出力する分周器とを備え
   たことを特徴とする水平同期回路。