JPH01277031A

JPH01277031A - ディエンファシス回路

Info

Publication number: JPH01277031A
Application number: JP10662088A
Authority: JP
Inventors: Hiroaki Yamamoto; 浩章山本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-04-28
Filing date: 1988-04-28
Publication date: 1989-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】皇呈上ｑ且尻立國本発明はＥ　Ｄ　Ｔ　Ｖ　（ｅｘｔｅｎｄｅｄ　ｄｅｆ
ｉｎｉｔｉｏｎ　ｔｅｌｅｖｉｓｉｏｎ）受像機の画質
改善等に用いられるディエンファシス回路に関するもの
である。

皿米■茨歪一般に、映像信号のノイズ軽減方法として、比較的ノイ
ズ分布量が大きい高域部を送信側で強調（プリエンファ
シス）して伝送し、受信側ではその逆補正（ディエンフ
ァシス）をする方法がある。そ°　の手法例として次の
ようなものがある。

（ａ）単純な高域振幅の拡大。

（ｂ）振幅拡大直線性を変化させた高域振幅の拡大。

（ｃ）低域成分振幅の大きさによってエンファシス量を
制御した高域振幅の拡大。

（ａ）は単純に振幅拡大するので規定レベルを超え、過
変調になることがある。（ｂ）は（ａ）の欠点を解決す
るために振幅拡大の直線性を変化させて、振幅が大きい
場合はど拡大率を小さくし、過変調を防止するものであ
る。（Ｃ）は低域成分振幅が最大の場合にエンファシス
量を０とし、低域成分振幅が小さくなるほどエンファシ
ス量を大きくすることにより、過変調を防止すると共に
、受信側でディエンファシスを行わない場合には、ブラ
ウン管面の外光Ｑ影響による画面暗部のデイテール劣化
の補償となるものである。

次に、第４図は前記（ｃ）の送信側での低域成分振幅の
大きさによってエンファシス量を制御したプリエンファ
シス回路の構成例を示す回路図で、第５図は同じく受信
側での従来技術によるディエンファシス回路の構成例を
示す回路図である。第４図において、入力端子（１３）
を通して与えられる映像入力信号（Ｖｌ−）はバイパス
フィルター（１４）を介してプリエンファシス用の信号
（ＶＭ）（強調する信号）として出力され、一方ローバ
スフィルター（１５）を介して低域成分振幅（ＶＬ）と
して出力され、該振幅値が係数発生回路（１６）に入力
されて、その出力としてプリエンファシス量を制御する
係数（Ｋ）が出力される。ここで係数の発生は例えばデ
ィジタル処理ならばＲＯＭを使い簡単に発生できる。

次に乗算器（１７）で、プリエンファシス用の信゛号（
ＶＨ）とプリエンファシス量を制御する係数（Ｋ）を乗
算して、低域成分振幅の大きさによってエンファシス量
を制御するプリエンファシス用の信号（ｖｌ）が出力さ
れる。そして最後に加算器（１８）で元の映像入力信号
（ＶＥ−）と加算されプリエンファシスされた映像出力
信号（Ｖ−ｔ）が得られる。第５図において、回路図か
られかるように第４図の回路図とほとんど同じ構成であ
り、最後の加算器（１８）でディエンファシス用の信号
（ＶＥ）を減算するのと係数発生回路（１６）の設定が
若干異なるだけである。まず入力端子（１９）を通して
与えられる映像入力信号（ｖｌ）はバイパスフィルター
（２０）を介してディエンファシス用の信号（ＶＨ）と
して出力され、一方ローパスフィルター（２１）を介し
て低域成分振幅（ＶＬ）として出力され、該振幅値を係
数発生回路（２２）に入力し、その出力としてディエン
ファシス量を制御する係数（に）が出力される。次に乗
算器（２３）でディエンファシス用の信号（Ｖ、）とデ
ィエンファシス量を制御する係数（Ｋ）を乗算して、低
域成分振幅の大きさによってエンファシス量を制御する
ディエンファシス用の信号（ＶＥ）が出力される。そし
て最後に加算器（２４）で元の映像入力信号（Ｖｉｆｉ
）から前記ディエンファシス用の信号（ｖｌ）を減算す
ることによって、ディエンファシスされた映像出力信号
（Ｖ、、−ｔ）が得られる。

が解”　しようとする蕃題しかしながら、送信側で低域成分振幅の大きさによって
エンファシス量を制御してプリエンファシスが行われた
信号に対して、受信側でディエンファシスを行えば、画
面暗部のデイテール劣化の補償とはならず、一方ディエ
ンファシスを行わなければＳ／Ｎの改善が行われないと
いう相反する課題が生じる。

本発明はこのような課題を解決したディエンファシス回
路を提供することを目的とする。

量　を　°するための上記の目的を達成するために本発明では、送信側で低域
成分振幅の大きさによってエンファシス量を制御してプ
リエンファシスが行われた信号に対し、受信側でディエ
ンファシスを行うディエンファシス回路において、ノイ
ズ量検出回路を設け、前記信号における該信号の影響が
ない期間のノイズ量を検出し、該ノイズ量に応じてディ
エンファシス量を変化させるようにしている。

立−■ ノイズ量検出回路にて映像信号成分の影響がない期間の
ノイズ量を検出し、そのノイズに応じてディエンファシ
ス量を制御する。即ちそのノイズ量が多い場合には、Ｓ
／Ｎ改善を優先してディエンファシス量を大きくし、そ
のノイズ量が少ない場合には、画面暗部のデイテール劣
化の補償となるように、ディエンファシス量を小さくす
る。

皇−旌一斑本発明の一実施例を示す第１図の回路について説明する
０本実施例は、第５図に示す従来例の回路にノイズ量検
出回路を付加し、検出されたノイズ量にも応じて係数を
発生するようにしたものである。つまり低域成分の振幅
とノイズ量の両方から係数を算出し、ディエンファシス
量を制御するものである。まず（２）は映像入力信号（
Ｖｉ、）の高域成分を取り出すためのバイパスフィルタ
ー、（３）は映像入力信号（Ｖｉｈ）の低域成分を取り
出すためのローパスフィルター、（４）は映像出力信号
（Ｖｔ、）中のノイズ量を検出するためのノイズ量検出
回路。

（５）は前記ローパスフィルター（３）の出力である低
域成分振幅（ＶＬ）及び前記ノイズ量検出回路の出力で
あるノイズ量（ＶＮ）を入力してディエンファシス量を
制御するための係数（Ｋ）を発生させるための係数発生
回路、（６）は前記バイパスフィルター（２）の出力で
あるディエンファシス用の信号（Ｖｏ）及び前記係数発
生回路（５）の出力であるディエンファシス量を制御す
るための係数（Ｋ）を乗算するための乗算器、（７）は
前記映像入力信号（ν、７）から前記ディエンファシス
用の信号（ＶＥ）を減算することによってディエンファ
シスされた映像出力信号（ｖｏｕ、）を得るための加算
器をそれぞれ表わしている。

次に第１図の動作について説明する。第１図において入
力端子（１）を通して与えられる映像入力信号（Ｖｉｆ
ｉ）に基づいてバイパスフィルター（２）ではディエン
ファ、シス用の信号（ＶＷ）が出力され、ローパスフィ
ルター（３）では低域成分振幅（ＶＬ）が出力され、さ
らにノイズ量検出回路（４）ではノイズ量（ｖｏ）が出
力される。そして係数発生回路（５）では、低域成分振
幅（Ｖ、）とノイズ量（ｖ８）の両方が入力され、ディ
エンファシス量を制御する係数（に）が算出される。次
に乗算器（６）でディエンファシス用の信号（Ｖ工）と
ディエンファシス量を制御する係数（Ｋ）を乗算し、低
域成分振幅（Ｖ、）とノイズ量（ＶＮ）に対応したディ
エンファシス用の信号（Ｖｔ）が出力される。そして最
後に加算器で元の映像入力信号（Ｖｉ、）から前記ディ
エンファシス用の信号（Ｖｔ）を減算することによって
ディエンファシスされた映像出力信号（ｖ、、ｔ）が得
られる。

次に、第２図は第１図のノイズ量検出回路（４）の構成
例を示す回路図で、第３図は第２図の各部分における信
号波形図である。第２図において、ゲート発生回路（９
）に第３図に示す入力端子（８）を通して与えられる映
像入力信号（Ｖｉ、）を入力させると、垂直帰線期間（
第３図はこの帰線期間の一部分を示している）における
映像信号成分の影響がない部分を抜き取るための第３図
に示すゲートパルス（Ｇ）が出力される。さらに前記ゲ
ートパルス期間においてスイッチング回路（１０）で映
像人力信号（ｖｚｎ）から第３図に示すノイズ成分（Ｎ
）を抜き取る０次にノイズ成分（Ｎ）を絶対値化回路（
１１）を介して絶対値化すると第３図に示す整流波形（
ＩＮｌ）が得られ、ローパスフィルター（１２）へ入力
される。そして第３図に示すノイズ量（Ｖ、ｌ）が出力
される。この出力されたノイズ量が多い場合にはディエ
ンファシス量を大きくし、前記ノイズ量が少ない場合に
はディエンファシス量を小さくする。

光里勿四来本発明によれば、映像入力信号にノイズ量が多い場合に
はディエンファシス量を大きくして、Ｓ／Ｎが改善され
た良好な画質が得られ、ノイズ量が少ない場合にはディ
エンファシス量を小さくして、ブラウン管面の外光の影
響による画面暗部のデイテールが改善された良好な画質
が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すディエンファシス回路の
回路図である。第２図は第１図のノイズ量検出回路の構
成例を示す回路図である。第３図は第２図での各部分に
おける信号波形図である。第４図は送信側における低域成分振幅の大きさによって
エンファシス量を制御したプリエンファシス回路の構成
例を示す回路図である。第５図は受信側における従来の
技術によるディエンファシス回路の構成例を示す回路図
である。（１）　、　（８）　、　（１３）　、　（１９）　−
・−・入力端子。（２）　、　（１４）　、　（２０）・−バイパスフィ
ルター。（３）　、　（１２）　、　（１５）　、　（２１）−
−一ローパスフィルター。（４）　−ノイズ量検出回路。（５）　、　（１６）　、　（２２）　−・係数発生回
路。（６）　、　（１７）　、　（２３）・−乗算器。（７）　、　（１８）　、　（２４）−・−加算器。（９）・・・−ゲート発生回路。（１０）−・スイッチング回路。（１１）・−・絶対値化回路。

Claims

【特許請求の範囲】

（１）送信側で低域成分振幅の大きさによってエンファ
シス量を制御してプリエンファシスが行われた信号に対
し、受信側でディエンファシスを行うディエンファシス
回路において、ノイズ量検出回路を設け、前記信号にお
ける該信号の影響がない期間のノイズ量を検出し、該ノ
イズ量に応じてディエンファシス量を変化させるように
したことを特徴とするディエンファシス回路。