JPH01278030A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＭＯ８ＩＣのクエハ状態でのエージングに
関するものである。

〔従来の技術〕

第４図は飼えば特公昭６２−１３８１６号公報に示され
た従来の半導体装置に係るウェハの平面囚であり、ウェ
ハ状態でエージングを可能とするためのエージング用電
源供給方法を示している。

図において、Ｑｌｌはウェハ、ａ２はウェハ上に作らｎ
たＩＣチップ、（１３はスクライブライン、（Ｉ４は各
ＩＣチップをエージング用の電源と接続するためにスク
ライブラインとに設けられたｍ源配線、園は電源配線α
滲が接続され、この配線と外部のエージング用電源を接
続す゛るために設けられた給ｉパターン（パッド）であ
る。

ＩＣ，特にＭＯ５構造を持つＩＣにおいては、製品の信
頼性を向上させるため、エージングと称するスクリーニ
ングにより、初期不良品選別を実施していることが多い
。しかしＩＣをパッケージングした後にエージングを実
施した場合では、エージングにおける不良品１ヶ当りの
費用損失が大きく、またエージング装置も大がかりにな
るなどの問題がある。そこで、クエハ状態でエージング
を実施することが提案され、第４図に示すようにクエハ
との各１ｃチツプとエージング用峨源を接１涜するため
の給電パターンを設ける方法が提案された。

第４図において、各ＩＣチップ（２）のパッド（至）は
スクライブラインｕ３を利用した電源配線用パターンで
共通に接続されており、この電源配、１１Ｑ４１はウェ
ハ端に設けた給電用パターン（パッド）＋１５１に接続
されている。そして、外部の電源からこのパッド（至）
を通じて各ＩＣに給電し、エージングをウェハ状態で実
施しようとするものである。

〔発明が解決しようとする課題〕

この様な給電方法では、（ハ）スクライブフィンとの電
源配線パターンに不良が生じる確率が大きく、各ＩＣチ
ップに正しく給電することが困難である。

（ロ）ウェハをスクライブした時に、この電源配線パタ
ーンも切断され、ウェハのコーディング材からその切断
部が露出するため、チップの信頼性（耐湿性）が劣化す
る。に）ウェハ周囲に外部１源と接続するためのパッド
を設けなければならないが、この場合ウェハの有効面積
が小さくなる。また、接続し難いといった課題がある。

この発明は、を記のような課題を解消するためになされ
たもので、容易に、しかも、確実にウェハｔの各１Ｇチ
ツプに給電ができることを目的とする。

〔課題を解決するための手段〕

この発明に係るウェハ給電方法は、フェノ１に導電性の
異なるエピタキシャル層を生成させたものを用いたもの
である。

〔作用〕

この発明において、ウェハの基板（ＳＵＢ）とエピタキ
シャル層は、エージング実施時にウェハ上の各ＩＣチッ
プに給電をするための電源配線の役割をもつ。

〔実施例〕

以下、この発明を因により説明する。

第１図はこの発明の一実施例による半導体装置を示す構
造図であり、図において％（１）はエージング用屯源、
（２）はウェハ基板（ＳＵＢ）、（３１はエピタキシャ
ル層であり、ＣＭ　Ｏ８回路はこの層に作られている。

（４）はエピタキシャル層に接続された０Ｍ０８回路の
第１の電源電極（第１図ではＧＮＤ　）　、　（ｓ）ハ
エビクキシャル層のフェルと接続すしたｃ　ｂｉ　ｏ　
ｓ回路の第２の電源電極（第１図では＋ＶＤＤ）、＋６
＋はエピタキシャル層に設けられ、ウェハ基板と接続さ
れた、基板と同じ専螺性をもつ拡散層、（７ｊは拡散層
（６）と電極（５）を接続するアルミ配線、（８）は外
部の電源とエピタキシャル層（３）を接続スるための給
電パターン、（９）はフェノ・基板と導通を得るために
形成された蒸着金−層、（ＩＧは同一のエピタキシャル
層（３）に形成されたダイオードである。

第１図において、Ｐ形エピタキシャル層（３）はウニ２
、上の全てのＩＣチップで共通であり、従って各チップ
の０Ｍ０８回路のＧ　Ｎ　Ｄ　１４１は全て共通に接続
された状態とＩよっている。同様にＮ形りエへ基＆（２
＋４全てのＩＣチップについて共通であり、１拡散層（
６）とアルミ配縁（７）で各ＩＣチップの０Ｍ０５回路
のＶｉ）ｌ）＋５１と接続すれば全てのＩＣチップ上の
０Ｍ０５回路のＶｌ）［）＋５１は共通に接続される。

この様な状態でウニ八基板＋２１とエピタキシャル層（
３）に二−ジング亀源（１）を接続すれば、ウェハ状態
で全てのＩＣチップに同時に給電が可能となる。

もし、ウェハ上のあるチップでパターンに不具合があり
、電源間がショートして正しく給（できないような場合
は、たとえば、ウェハテスト時にアルミ配線（７）をレ
ーザー等で切断すれば、良品チップへの給電は全く問題
はなくなる。

また、エージング用［株］源（１）とウニ八基板（２）
及びエピタキシャル層（３）を接続する場合、例えば第
２図、いわばこの発明に係るウェハの平面図に示すよう
に、ウェハ周辺の不必要な部分に設けたエピタキシャル
層（３）にコンタクトする広域なアルミパターン（８）
と、ウェハ裏面に蒸着した金稿（９）を電源（１１とこ
の発明の一実施例による電源との接続方法を示す図であ
る第３図の様な接触子のによって簡単に接続できる。

ウェハテスト時に電源ショート不良のチップのため、他
のＩＣチップもテストが不可能になることを避けるため
、拡散層（６）とＶＤＤ　　（５１との間に列えば、ダ
イオード＋１０を設けているが、これはＭＯＳスイッチ
等でも良い。

なお１．ｆ：記実施例では、ウェハ基板１２１にＮ形、
エピタキシャル層（３１にＰ形を用いたが、その逆でも
良く、エピタキシ岑ル層に構成される回路はＣＭＯ８回
路でなくても同様の効果を秦する。

以上のことから明らかなように、この発明は欠のように
特徴づけられる。

■〕エピタキシャル＃（３）に構成された電子回路の第
１のけ極（４）はエピタキシャル層（３］に接続され、
第２の電極（５）はウェハ基板（２１に接続され、エピ
タキシャル層（３）とウェハ基板（２）間に電源（１）
を接続してウェハ状態でエピタキシャル層（３）に構成
された全ての電子回路に給電をするξと。

■）エピタキシャル層（３）面から、ウェハ基板＋２１
ト接続するようにウニ八基板（２）と同じ導電性をもつ
°拡散層（６）を形成し、この拡散層（６）とエピタキ
シャル層（３１に構成した電子回路の第２の成極（５）
がエピタキシャル層（３１面に形成された金属配線パ′
ターン（７）によって接続されていること。

■）エピタキシャル層（３１に構成された電子回路の第
２の電極（５）と、ウェハ基板（２）との間に半専体ス
イッチ叫を設けたこと。

■）エピタキシャル層（３）のウニ八周辺の一部にエピ
タキシャル層と接続される給電パターン（８１を形成し
、この給電パターン（８）とウェハ基板（２）とを導通
ずるように処理されたウエノ１の裏面（９）の間に電源
（１）を接続して給１すること。

〔発明の効果〕

以上のように、この発明によれば、ウニ八基板とエピタ
キシャル層をエージング用の給電配線として使用するの
で、各ＩＣチップに容易に、確実に給電できる効果があ
る。また、スクライブした後の各チップの信頼性につい
ても全く問題はない。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置を示す構
造図、第２図はこの発明に係るウェハの平面図、第３図
はこの発明の一実施例による９源との接続方法を示す図
、第４図は従来半導体装置に係るウェハの平面図である
。 図において、（１）は電源、（２）はフェノ１基奴・−
、＃ｌ　１−エピタキシャル層、（４）は第１の電極、
（５）は第２の電極、（６）は拡散層、（７）は金属配
線、（８）は給電パターン、（９）は裏面に形成された
金属、αＵはダイオード、＠は接触子である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １、半導体ウェハ基板上にウェハ基板とは異なる導電性
   をもつエピタキシャル層を形成し、このエピタキシャル
   層に電子回路を構成する半導体装置において、エピタキ
   シャル層に構成された電子回路の第１の電極はエピタキ
   シャル層に接続され、第２の電極はウェハ基板に接続さ
   れ、エピタキシャル層とウェハ基板間に電源を接続して
   ウェハ状態でエピタキシャル層に構成された全ての電子
   回路に給電をすることを特徴とする半導体装置。