JPH01279683A - 同期パルスの遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＶＴＲの映像信号処理回路に係り、特に入力映
像信号のレベルを一定にするためのＡＧＣ回路を動作さ
せるだめの、同期パルス遅延回路に関するものである。

〔従来の技術〕

家庭用をはじめとする一般用ＶＴＲにおいては入力した
記録映像信号のレベルを一定とするためのＡ　Ｇ　Ｃ（
Ａｕｔｏｍａｔｉｃ　Ｇａ１ｎ　Ｃｏｎｔｒｏｌ　）回
路を備えている。これは同期信号のレベル（Ｐ−Ｐ値）
を一定とするよう動作させるのが普通である。たとえば
特公昭５７−１５５０８号公報で記載のように、入力し
た映像信号から分離した水平同期パルスを遅延させ、映
像信号のフロントポーチに入力した同期信号のレベルに
比例したレベルで加算してピーク値検波し、その検波電
圧でＡ、　Ｇ　ＣＬ路の利得を制御するものである。

〔発明が解決しようとする課題〕

上記従来技術では、入力信号のＳ／Ｎが悪い場合の配慮
が充分でない。たとえば弱電界時、すなわち電波の受信
状態が悪く、入力信号にノイズが多量に混入する場合、
あるいは、入力信号がＶ　Ｔ　Ｒ等の再生信号であって
ノイズが多く１時には反転ノイズなどを伴う場合、これ
を誤って同期信号とし℃検知してフロントポーチでない
ところに遅延パルスな加算してしまい、ＡＧＣ回路の誤
動作をひきおこすという問題があった。

これを防止するには、水平同期信号を分離する際に、あ
らかじめ映像信号にＬ　Ｐ　Ｆ　（Ｌｏｗ　Ｐａ５ｓＦ
ｉｌｔｅｒ　）をかげ、ノイズを除去すると良い。しか
し、これも程度問題であって過度に行えば１等化パルス
の分離を誤り、再生画像に色度信号のフリッカ現象をお
こす等の問題があった。

本発明の目的は上記従来技術の問題に鑑み、入力信号の
Ｓ／Ｎに対する動作余裕を望ましくない副作用を伴うこ
とな（拡げ、誤動作のないＡＧＣ動作を行う方法を提供
することにある。

〔課題を解決するための手段〕

上記目的は、その入力部に時間幅の短いパルスをキャン
たルする回路を有する同期パルス遅延回路と、そのキャ
ンセルする時定数を切換える回路と、その切換し１路ケ
入力信号のＳ／Ｎなどに応じて制御する回路とを設げて
Ａ　Ｇ　Ｃ検波回路を構成することにより、達成される
。

〔作用〕

上記シ、定同期パルス遅延回路は、入力信号にノイズが
混入していた場合も、パルスのキャンセル動作により、
誤ってこれ？同期パルスと見做すことはない。またキャ
ンセルする時定数を入力信号のＳ／Ｎなどに応じて変え
るよう構成したことによって、入力信号にノイズ等が少
ない場合にし゛よ等化パルスを含む全映像期間に安定し
たＡＧＣ動作な行い、また多い場合においては上記した
誤動作のないＡＧＣ動作を行い、入力信号に応じ最適に
なるよう設定状態を透択できる。

〔実施例〕

以下１本発明の実施例を図面を用いながら説明・　３ する。第１図は本発明による同期パルス遅延回路の一実
施例を示す回路図であり、第２図はその動作を説明する
ためのタイミング図である。ｌは同期パルスの入力端子
、２は制御信号の入力端子。

３は遅延した同期パルスの出力端子、Ｑｌ〜Ｑ８はトラ
ンジスタ、　１１〜■６は定電流源、Ｃｌ−Ｃ４はコン
デンサである。第１図中の符号（Ｂｌ〜［Ｆ］は、第２
図に示したそのノードの信号波形に対応している。

装置に第２図（Ａ）に示す映像信号が入力され、（Ｂ）
に示す分離された同期パルスを得、第１図の入力端子ｌ
に供袷した場合を考える。分離された同期パルスが１’
Ｊｉｇｈの間はトランジスタＱ１は飽和し、コンデンサ
Ｃ１、Ｃ２の電荷は放電されている。これがＬｏｗとな
るとトランジスタＱｌは導通しないためコンデンサの充
電が開始される。そしてトランジスタＱ３がオンする電
圧（約０．７Ｖ）まで充電がｇ続する。その期間ＴＡは
次のようになる。まず入力端子２の制御信号がＬＯＷで
トランジスタＱ２がカットオフのとき。

また制御信号がＨｉｇｈでトランジスタＱ２が飽和して
いるとき いずれにおいてもトランジスタＱ３のベースには第２図
（Ｃ）の波形を得る。

トランジスタＱ３のコレクタでは、これがオンの間はＬ
ｏｗとなるが、オフするとコンデンサＣ３に対し充電が
開始され、トランジスタＱ４　、　Ｑ５がオンするまで
継続する。その期間ＴＢは ０．７　Ｘ　Ｃ３ ＴＢ＝１２ で表される。すなわちその波形は第２図（Ｄ）のように
なる。

同様にしてトランジスタＱ７のコレクタには０．７　Ｘ
　Ｃ４ Ｃ−１５ で表される充電期間を伴う波形（第２図（Ｅ））が現れ
、出力端子３にはこのＴｃで表される期間のみＨｉｇｈ
となる同期信号の遅延パルスを得る。’ｒＢ、　’ｒｃ
を適宜選択して入力映像信号のフロントポーチに位置さ
せることによジ、所期の遅延パルスとすることができる
。

ここで重要なことは、第２図（Ｂ）に示したパルスの幅
がＴＡＶＣａたないときは、第２図（Ｆ）に示した遅延
パルスは現れないことである。

すなわち装置に入力した映像信号のＳ／Ｎが良いときは
、入力端子２の制御（ｆｉ号をＬｏＷとして等化パルス
を含む全映像期間にわたって安定したＡＧＣ制御を行い
１弱電界時などＳ／Ｎが悪（・ときは制御イぎ号をＩ−
Ｉｉｇｈとして、ノイズ等による時間幅の短いパルスを
キャンセルし、これによるＡ　Ｇ　Ｃｉｔ’ｌｌ　（ｍ
ｌの誤動作を防止することができる。

次に第３１ン［、第４図のブロンク図を用いて１本発明
のパルス遅延（Ｅ路な用（・たＡＣＣ回路全体の構成を
説明する。

第３図において、入力端子１０よυ装置に人力したＬｊ
２録映像映像信号給され、ＡＧＣ増幅器１１り介してそ
の同期信号レベルが一定となり、出力端１子１．５に出
力され、後段の記録信号処理回路（図示田ず少へ供給さ
れる。この（Ａ号は同時に同期分離回路１２１人ＧＣ検
波回路１４にも与えられる。Ｉｎ１期分離Ｎ路回路にて
分離された同期パルス（第２１’ｒ＜Ｉ（１３１）は同
期パルス遅延回路１３へ与えられ、その出方（第２図（
Ｆ））はＡＧＣ検波回路１４で、さきの映像信号に加算
され、ピーク値検波されて、ＡＧＣ増幅器］１の利得を
制御する。

さきに第１図で示した制御信号の入力端子２はスイッチ
１６に接続されておジ、ＨｉｇｈまたはＬｏｗの電位が
与えられる。このスイッチはユーザが切換えるものであ
って、ダビングを行う時、もしくは受信状態が悪＜Ｓ／
Ｎ劣化の著しいとき１図示のようにＨｉｇｈ側へ接続す
る。

第４図においてはこの切換が自動化しており。

ノイズ検波回路】７でさきの遅延パルスを用いて。

映像信号のフロントポーチのノイズを検波し、あるレベ
ル以上ならばＨｉｇｈの電位を与えるようにしている。

ターイオード］１１　、　Ｄ２のＯＲ回路を用いて。

ユーザによる手動切換も可能にしている。もちろん第４
図でスイッチ１６とダイオードＤｉ除去し、ダイオード
Ｄ２を短絡して１手動切換を排しても良１．１゜ 〔発明の効果〕 ・　７　・ 本発明によれば、ＶＴＲの入力映像信号のＳ／Ｎが悪い
場合においても、パルス性ノイズによりＡＧＣ回路が誤
動作することはない。

また入力映像信号のＳ／Ｈの良い場合に、これに伴う副
次的作用により、Ａ、ＧＣ％性が劣化することもないな
どの効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の各ノードにおける信号波形図、第３図、第４図は本
発明の他の実施例を示す回路ブロック図である。 １２　　同期分離回路、１３・・・同期パルス遅延回路
。 １７　　ノイズ検波回路。

Claims (1)

1. 【特許請求の範囲】 １、映像輝度信号より分離された同期信号を遅延し、輝
   度信号のフロントポーチ部に輝度信号に含む同期信号と
   は逆極性のレベル検波のためのパルスを加えるタイミン
   グを与える遅延回路において、その入力部に所定の時間
   幅より短いパルスに対しては遅延パルスを形成しないた
   めの回路と、その時間幅を切換えるためのスイッチング
   回路とを具備したことを特徴とする同期パルスの遅延回
   路。 ２、時間幅を切換えるスイッチング回路が映像輝度信号
   のＳ／Ｎ値に応じて制御され、Ｓ／Ｎ値が所定の値より
   悪い場合には時間幅を長くするよう成したことを特徴と
   する請求項１記載の同期パルスの遅延回路。 ３、遅延パルスのタイミングにて映像輝度信号のフロン
   トポーチにおけるノイズを検波してＳ／Ｎ値を検知する
   よう成したことを特徴とする請求項２記載の同期パルス
   の遅延回路。