JPH0227731A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0227731A JPH0227731A JP63177909A JP17790988A JPH0227731A JP H0227731 A JPH0227731 A JP H0227731A JP 63177909 A JP63177909 A JP 63177909A JP 17790988 A JP17790988 A JP 17790988A JP H0227731 A JPH0227731 A JP H0227731A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polycrystalline silicon
- wiring
- titanium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体装置の構造、詳しくは配線の構造に関
する。
する。
［従来の技術］
従来の半導体装置、特にＬＭビット以上の集積度を持つ
ＳＲＡＭでは、日立評論ＶＯＬ、７ＯＮｏ、ｌ （１
９８８−２）のＬＭビットスタティックＲＡＭ ８Ｍ
６２８１２８で紹介されているように３層の多結晶シリ
コン構造が用いられている６第１，２層はポリサイド（
多結晶シリコンとシリサイドの積層構造）であり、第１
層はゲート電極、ワード線、配線、第２層は二重ワード
線、セルＧＮＤ配線、配線、第３層は高抵抗負荷用であ
る。
ＳＲＡＭでは、日立評論ＶＯＬ、７ＯＮｏ、ｌ （１
９８８−２）のＬＭビットスタティックＲＡＭ ８Ｍ
６２８１２８で紹介されているように３層の多結晶シリ
コン構造が用いられている６第１，２層はポリサイド（
多結晶シリコンとシリサイドの積層構造）であり、第１
層はゲート電極、ワード線、配線、第２層は二重ワード
線、セルＧＮＤ配線、配線、第３層は高抵抗負荷用であ
る。
しかしながら、前述の従来技術では、大きな課題が残さ
れている。それは第２層のポリサイドの材料選択である
。第２層のポリサイドは、配線材料として低抵抗が望ま
れ、且つ多層構造の平坦性から薄膜化が望まれる。低抵
抗材料として注目されているのはチタンシリサイドであ
るが、このチタンシリサイドはフッ酸に溶解し易く、チ
タンジノサイド上に他の配線材料を形成するときに、表
面の自然酸化膜の除去を目的としたフッ酸前洗浄ができ
ず接触不良を引き起こす、このような問題を解決しよう
として、例えばモリブデンシリサイドのような耐フツ酸
性のシリサイドを用いれば、今度は低い抵抗をえるため
に膜厚を増やさなければならず、これは先はど述べたよ
うに多層構造の面から好ましくない。
れている。それは第２層のポリサイドの材料選択である
。第２層のポリサイドは、配線材料として低抵抗が望ま
れ、且つ多層構造の平坦性から薄膜化が望まれる。低抵
抗材料として注目されているのはチタンシリサイドであ
るが、このチタンシリサイドはフッ酸に溶解し易く、チ
タンジノサイド上に他の配線材料を形成するときに、表
面の自然酸化膜の除去を目的としたフッ酸前洗浄ができ
ず接触不良を引き起こす、このような問題を解決しよう
として、例えばモリブデンシリサイドのような耐フツ酸
性のシリサイドを用いれば、今度は低い抵抗をえるため
に膜厚を増やさなければならず、これは先はど述べたよ
うに多層構造の面から好ましくない。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、低抵抗を保ち、且つ、
フッＭ前洗浄にたいして安定な配線構造を有する半導体
装置を提供するところにある。
ので、その目的とするところは、低抵抗を保ち、且つ、
フッＭ前洗浄にたいして安定な配線構造を有する半導体
装置を提供するところにある。
［課題を解決するための手段］
本発明の半導体装置は、側壁部のみにチタンシリサイド
が形成された多結晶シリコン配線構造を有する事を特徴
とする。
が形成された多結晶シリコン配線構造を有する事を特徴
とする。
以下、本発明の実施例を図面により詳細に説明する。第
１図（ａ）、（ｂ）は、本発明による半導体装置の断面
図であり、同図において、１０１はＰ形シリコン基板、
１０２は素子分離用酸化膜、１０３はゲート酸化膜、１
０４はゲート電極（多結晶シリコン１０４′とモリブデ
ンシリサイド１０４″の積層ポリサイド）、１０５は低
濃度ｎ型不純物拡散層、１０６は絶縁膜サイドウオール
、１０７は高濃度ｎ型不純物拡散層（ソース・ドレイン
）、１０８は第１の層間絶縁用酸化膜である。１０９は
第】の配線材料であり詳しくは、第１図（ｂ）に示した
ように、１０００−２０００人、ｎ型の不純物がドープ
された多結晶シリコン１０９′の側壁のみにチタンシリ
サイド１０９″が形成された構造であり、前記第１の層
間絶縁用酸化膜１０８の一部に設けられた第１のコンタ
クトホール１１０を介して前記ソース・ドレイン１０７
に接続される。１１１は高抵抗用多結晶シリコンであり
、第２の眉間絶縁用酸化膜１１２の一部に設けられた第
２のコンタクトホール１１３を介して前記第１の配線材
料１０９に接続される。１１４は第２の配線材料であり
下層チタンナイトライド１１４′、上層Ａｌ １４−の
積層構造であり、第３の眉間絶縁用酸化膜１１５及び、
前記第２の眉間絶縁用酸化１１１１１２の一部に連続し
て形成された第３のコンタクトホール１１６を介して前
記第１の配線材料１０９に接続され、また前記第３の眉
間絶縁用酸化膜１１５、前記第２の層間絶縁用酸化膜１
１２、及び前記第３の層間絶縁用酸化［１１１１５の一
部に連続して形成された第４のコンタクトホール１１７
を介して前記ソース、ドレイン１０７に接続される。
１図（ａ）、（ｂ）は、本発明による半導体装置の断面
図であり、同図において、１０１はＰ形シリコン基板、
１０２は素子分離用酸化膜、１０３はゲート酸化膜、１
０４はゲート電極（多結晶シリコン１０４′とモリブデ
ンシリサイド１０４″の積層ポリサイド）、１０５は低
濃度ｎ型不純物拡散層、１０６は絶縁膜サイドウオール
、１０７は高濃度ｎ型不純物拡散層（ソース・ドレイン
）、１０８は第１の層間絶縁用酸化膜である。１０９は
第】の配線材料であり詳しくは、第１図（ｂ）に示した
ように、１０００−２０００人、ｎ型の不純物がドープ
された多結晶シリコン１０９′の側壁のみにチタンシリ
サイド１０９″が形成された構造であり、前記第１の層
間絶縁用酸化膜１０８の一部に設けられた第１のコンタ
クトホール１１０を介して前記ソース・ドレイン１０７
に接続される。１１１は高抵抗用多結晶シリコンであり
、第２の眉間絶縁用酸化膜１１２の一部に設けられた第
２のコンタクトホール１１３を介して前記第１の配線材
料１０９に接続される。１１４は第２の配線材料であり
下層チタンナイトライド１１４′、上層Ａｌ １４−の
積層構造であり、第３の眉間絶縁用酸化膜１１５及び、
前記第２の眉間絶縁用酸化１１１１１２の一部に連続し
て形成された第３のコンタクトホール１１６を介して前
記第１の配線材料１０９に接続され、また前記第３の眉
間絶縁用酸化膜１１５、前記第２の層間絶縁用酸化膜１
１２、及び前記第３の層間絶縁用酸化［１１１１５の一
部に連続して形成された第４のコンタクトホール１１７
を介して前記ソース、ドレイン１０７に接続される。
次に本発明の半導体装置の製造方法、特に第１の配線材
料１０９の形成方法について詳細に説明する。第１のコ
ンタクトホール１１０を形成した後、全面に化学的気相
成長法で１０００−２０００人の多結晶シリコン１０９
及び１００−２０００人の酸化膜を形成する０次に全面
に砒素あるいはリン等のｎ型不純物をイオン注入し９０
０−１０００℃でアニールを行なう。
料１０９の形成方法について詳細に説明する。第１のコ
ンタクトホール１１０を形成した後、全面に化学的気相
成長法で１０００−２０００人の多結晶シリコン１０９
及び１００−２０００人の酸化膜を形成する０次に全面
に砒素あるいはリン等のｎ型不純物をイオン注入し９０
０−１０００℃でアニールを行なう。
レジストパターンを用いて前記酸化膜及び前記多結晶シ
リコン１０９をエツチングする。
リコン１０９をエツチングする。
レジストパターンを除去した後、６００−１０００人の
チタンをスパッタ法で形成し、ハロゲンランプを用い７
００−８００℃でアニールを行なうことで、前記チタン
は前記多結晶シリコン１０９′の側壁のみと反応しく上
面は酸化膜が存在するために反応は起こらない）チタン
シリサイド１０９″を形成する。未反応チタンはアンモ
ニア、過酸化水素の混合液でエツチング除去する。
チタンをスパッタ法で形成し、ハロゲンランプを用い７
００−８００℃でアニールを行なうことで、前記チタン
は前記多結晶シリコン１０９′の側壁のみと反応しく上
面は酸化膜が存在するために反応は起こらない）チタン
シリサイド１０９″を形成する。未反応チタンはアンモ
ニア、過酸化水素の混合液でエツチング除去する。
以上実施例に基ずき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
以上述べたように、本発明に依れば、側壁に設けられた
チタンシリサイド層により低抵抗化が図れ、他の配線材
料との接続は多結晶シリコン自身により行なうことがで
きるため、従来のような接触不良の問題は回避できると
いう多大な効果を有する。
チタンシリサイド層により低抵抗化が図れ、他の配線材
料との接続は多結晶シリコン自身により行なうことがで
きるため、従来のような接触不良の問題は回避できると
いう多大な効果を有する。
第１図（ａ）、（ｂ）は、本発明の半導体装置の構造を
示す断面図。 ｌｏｔ・・・ｐ型シリコン基板 １０２・・・素子分離用酸化膜 １０３・・・ゲート酸化膜 １０４ ・ １０４′ １０４″ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １０９′ １０９″ １１０・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ １１４′ １１４″ １１５ ・ １１６ ・ ・ゲート電極 ・多結晶シリコン ・モリブデンシリサイド ・低濃度ｎ型不純物拡散層 ・絶縁膜サイドウオール ・高濃度ｎ型不純物拡散層 ス・ドレイン） ・第１の眉間絶縁用酸化膜 ・第１の配線材料 ・・多結晶シリコン ・・チタンシリサイド ・第１のコンタクトホール ・高抵抗用多結晶シリコン ・第２の層間絶縁用酸化膜 ・第２のコンタクトホール ・第２の配線材料 ・チタンナイトライド ・ＡＬ ・第３の層間絶縁用酸化膜 ・第３のコンタクトホール （ソー
示す断面図。 ｌｏｔ・・・ｐ型シリコン基板 １０２・・・素子分離用酸化膜 １０３・・・ゲート酸化膜 １０４ ・ １０４′ １０４″ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １０９′ １０９″ １１０・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ １１４′ １１４″ １１５ ・ １１６ ・ ・ゲート電極 ・多結晶シリコン ・モリブデンシリサイド ・低濃度ｎ型不純物拡散層 ・絶縁膜サイドウオール ・高濃度ｎ型不純物拡散層 ス・ドレイン） ・第１の眉間絶縁用酸化膜 ・第１の配線材料 ・・多結晶シリコン ・・チタンシリサイド ・第１のコンタクトホール ・高抵抗用多結晶シリコン ・第２の層間絶縁用酸化膜 ・第２のコンタクトホール ・第２の配線材料 ・チタンナイトライド ・ＡＬ ・第３の層間絶縁用酸化膜 ・第３のコンタクトホール （ソー
Claims (1)
- 側壁部のみにチタンシリサイドが形成された多結晶シリ
コン配線構造を有する事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177909A JPH0227731A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177909A JPH0227731A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227731A true JPH0227731A (ja) | 1990-01-30 |
Family
ID=16039181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177909A Pending JPH0227731A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135251A (ja) * | 2004-11-09 | 2006-05-25 | Hitachi Ltd | レーザ結晶化装置 |
-
1988
- 1988-07-15 JP JP63177909A patent/JPH0227731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135251A (ja) * | 2004-11-09 | 2006-05-25 | Hitachi Ltd | レーザ結晶化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473996B (en) | Semiconductor device and method for manufacturing the same | |
| EP2248171A2 (en) | Semiconductor constructions, and methods of forming semiconductor constructions | |
| JPS607389B2 (ja) | 半導体装置の製造方法 | |
| JP2004363214A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2796012B2 (ja) | 半導体装置及びその製造方法 | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPH0888333A (ja) | 半導体装置の製造方法 | |
| JPS63281457A (ja) | 半導体メモリ | |
| JPH08321591A (ja) | 半導体装置及びその製造方法 | |
| JPH0587178B2 (ja) | ||
| JPH01281751A (ja) | 半導体装置 | |
| JPH0227728A (ja) | 半導体装置 | |
| JPH0227729A (ja) | 半導体装置 | |
| JPH0227727A (ja) | 半導体装置 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| JP4010425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3390589B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2000200790A (ja) | 半導体装置及びその製造方法 | |
| JP2910100B2 (ja) | 半導体メモリ | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH06302778A (ja) | 半導体装置とその製造方法 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPH0227730A (ja) | 半導体装置 | |
| JPH0278270A (ja) | 半導体記憶装置及びその製造方法 |