JPH0227729A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0227729A
JPH0227729A JP63177907A JP17790788A JPH0227729A JP H0227729 A JPH0227729 A JP H0227729A JP 63177907 A JP63177907 A JP 63177907A JP 17790788 A JP17790788 A JP 17790788A JP H0227729 A JPH0227729 A JP H0227729A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
oxide film
contact
wiring material
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63177907A
Other languages
English (en)
Inventor
Makio Goto
後藤 万亀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63177907A priority Critical patent/JPH0227729A/ja
Publication of JPH0227729A publication Critical patent/JPH0227729A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野1 本発明は、半導体装置の構造、詳しくは配線の構造に関
する。
〔従来の技術l 従来の半導体装置、特にIMビット以上の集積度を持ツ
S RA M 1’は、日立評論VOL、7ONo、1
 (1988−2)のIMビットスタティックRAM 
 HM628128で紹介されているように3層の多結
晶シリコン構造が用いられている。第1.2層はポリサ
イド(多結晶シリコンとシリサイドの積層構造)であり
、第1層はゲート電極、ワード線、配線、第2層は二重
ワード線、セルGND配線、配線、第3層は高抵抗負荷
用である。
〔発明が解決しようとする課題] しかしながら、前述の従来技術では、大きな課題が残さ
れている。それは第2層のポリサイドの材料選択である
。第2層のポリサイドは、配線材料として低抵抗が望ま
れ、且つ多層構造の平坦性から薄膜化が望まれる。低抵
抗材料として注目されているのはチタンシリサイドであ
るが、このチタンシリサイドはフッ酸に溶解し易く、チ
タンシリサイド上に他の配線材料を形成するときに5表
面の自然酸化膜の除去を目的としたフッ酸前洗浄ができ
ず接触不良を引き起こす。このような問題を解決しよう
として1例えばモリブデンシリサイドのような耐フツ酸
性のシリサイドを用いれば。
今度は低い抵抗をえるために膜厚を増やさなければなら
ず、これは先はど述べたように多層構造の面から好まし
くない。
そこで1本発明はこのような課題を解決しようとするも
ので、その目的とするところは、低抵抗を保ち、且つ、
フッ酸前洗浄にたいして安定な配線構造を有する半導体
装置を提供するところにある。
〔課題を解決するための手段〕
本発明の半導体装置は、多結晶シリコン配線を有し、前
記多結晶シリコンは、他の上層の配線材料との接触領域
を除き上面および側面がチタンシリサイドで覆われてい
る事を特徴とする。
[実 施 例〕 以下、本発明の実施例を図面により詳細に説明する。第
1図(a)、(b)は、本発明による半導体装置の断面
図であり、同図において、lotはP形シリコン基板、
102は素子分離用酸化膜、103はゲート酸化膜、1
04はゲート電極(多結晶シリコン104′とモリブデ
ンシリサイド104″の積層ポリサイド)、105は低
濃度n型不純物拡散層、106は絶縁膜サイドウオール
、107は高濃度n型不純物拡散層(ソース・ドレイン
)、108は第1の層間絶縁用酸化膜である。109は
第1の配線材料であり詳しくは、第1図(b)に示した
ように、1000−2000人、n型の不純物がドープ
された多結晶シリコン109′の上面及び側壁が一部(
上層の配線材料との接触部)を除いてチタンシリサイド
109′に覆われた構造であり、前記第1の眉間絶縁用
酸化膜108の一部に設けられた第1のコンタクトホー
ル110を介して前記ソース・ドレイン107に接続さ
れる。111は高抵抗用多結晶シリコンであり、第2の
層間絶縁用酸化膜112の一部に設けられた第2のコン
タクトホール113を介して前記第1の配線材料109
に接続される。114は第2の配線材料であり下層チタ
ンナイトライドl14’、上層A114−の積層構造で
あり、第3の眉間絶縁用酸化111115及び、前記第
2の眉間絶縁用酸化膜112の一部に連続して形成され
た第3のコンタクトホール116を介して前記第1の配
線材料109に接続され、また前記第3の眉間絶縁用酸
化膜115、前記第2の眉間絶縁用酸化111112、
及び前記第3の層間絶縁用酸化膜115の一部に連続し
て形成された第4のコンタクトホール117を介して前
記ソース、ドレイン107に接続される。
次に本発明の半導体装置の製造方法、特に第1の配線材
料109の形成方法について詳細に説明する。第1のコ
ンタクトホール110を形成した後、全面に化学的気相
成長法で1000−2000人の多結晶シリコン109
及びtoo−200人の酸化膜を形成し、レジストパタ
ーンをマスクに酸化膜を一部(上層の配線材料との接触
領域)を残すようにエツチング除去する。次に全面に砒
素あるいはリン等のn型不純物をイオン注入し900−
1000℃でアニールを行なう。
レジストパターンを用いて前記多結晶シリコン109を
エツチングする。
レジストパターンを除去した後、600−1000人の
チタンをスパッタ法で形成し、ハロゲンランプを用い7
00−800℃でアニールを行なうことで、前記チタン
は前記多結晶シリコン109′の一部(上層の配線材料
との接触領域)を除(上面及び側壁のみと反応し、(上
面の一部は酸化膜が存在するために反応は起こらない)
チタンシリサイド109”を形成する。未反応チタンは
アンモニア、過酸化水素の混合液でエツチング除去する
以上実施例に基ずき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
[発明の効果] 以上述べたように、本発明に依れば、上面及び側壁に設
けられたチタンシリサイド層により低抵抗化が図れ、他
の配線材料との接続は多結晶シリコン自身により行なう
ことができるため、従来のような接触不良の問題は回避
できるという多大な効果を有する。
【図面の簡単な説明】
第1図(a)、(b) の構造を示す断面図。 は、 本発明の半導体装置 101  ・ 102 ・ 103 ・ 104  ・ 104′ 104″ 105  ・ 106  ・ 107 ・ l O8・ 109′ 109″ 110  ・ ill  ・ ・・p型シリコン基板 ・・素子分離用酸化膜 ・・ゲート酸化膜 ・・ゲート電極 ・・多結晶シリコン ・・モリブデンシリサイド ・・低濃度n型不純物拡散層 ・・絶縁膜サイドウオール ・・高濃度n型不純物拡散層(ソー ス・ドレイン) ・・第1の層間絶縁用酸化膜 ・・第1の配線材料 ・、・多結晶シリコン ・・チタンシリサイド ・・第1のコンタクトホール ・・高抵抗用多結晶シリコン 12 ・ l 3 ・ 14 ・ 14′ 14″ l 5 ・ 16 ・ 17 ・ ・第2の層間絶縁用酸化膜 ・第2のコンタクトホール ・第2の配線材料 ・チタンナイトライド ・AL ・第3の眉間絶縁用酸化膜 ・第3のコンタクトホール ・第4のコンタクトホール 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)図面の浄書
(内容に変更なし) 手続補正書 (方式) 事件の表示  昭和63年 特許側 発明の名称 半 導 体 装 置 第177907号 3゜ 補正する者 事件との関係   特許出願人 ■163東京都新宿区西新宿2丁目4番1号(236)
  セイコーエプソン株式会社代表取締役  中 村 
恒 也 4、代理人 5゜ 連絡先 !34B−8531内線300〜302補正命
令の日付   昭和63年 9月27日第 図

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン配線を有し、前記多結晶シリコンは、他
    の上層の配線材料との接触領域を除き上面および側面が
    チタンシリサイドで覆われている事を特徴とする半導体
    装置。
JP63177907A 1988-07-15 1988-07-15 半導体装置 Pending JPH0227729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63177907A JPH0227729A (ja) 1988-07-15 1988-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63177907A JPH0227729A (ja) 1988-07-15 1988-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH0227729A true JPH0227729A (ja) 1990-01-30

Family

ID=16039148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63177907A Pending JPH0227729A (ja) 1988-07-15 1988-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH0227729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532515A (en) * 1992-11-06 1996-07-02 Hyundai Electronics Industries Co., Ltd. Semiconductor connecting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532515A (en) * 1992-11-06 1996-07-02 Hyundai Electronics Industries Co., Ltd. Semiconductor connecting device
US5753534A (en) * 1992-11-06 1998-05-19 Hyundai Electronics Industries, Co., Ltd. Semiconductor connecting device and method for making the same

Similar Documents

Publication Publication Date Title
TW473996B (en) Semiconductor device and method for manufacturing the same
US5510292A (en) Manufacturing method for a semiconductor device having local interconnections
JPH0227729A (ja) 半導体装置
JP2859363B2 (ja) 半導体装置及びその製造方法
JPH0227728A (ja) 半導体装置
JPH0227727A (ja) 半導体装置
JP2910100B2 (ja) 半導体メモリ
JPH0227731A (ja) 半導体装置
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
JPH0227730A (ja) 半導体装置
JPH01281751A (ja) 半導体装置
JPS6240765A (ja) 読み出し専用半導体記憶装置およびその製造方法
JPH01281754A (ja) 半導体装置
JPS6154661A (ja) 半導体装置の製造方法
JPH01290255A (ja) 半導体記憶装置およびその製造方法
JPH0235774A (ja) 半導体装置
JPH01281750A (ja) 半導体装置
JPH02267962A (ja) 半導体メモリセルとその製造方法
JPH02210867A (ja) 半導体装置の製造方法
JP3196373B2 (ja) 半導体装置の製造方法
JPH05315571A (ja) 半導体記憶装置
JPH02194653A (ja) Mis形トランジスタ
JPS62257749A (ja) 集積回路とその製法
JPH01239955A (ja) 半導体装置及びその製造方法
JPS62118568A (ja) 半導体装置