JPH01282921A - Ｉｇｂｔの過電流保護駆動回路 - Google Patents
Ｉｇｂｔの過電流保護駆動回路Info
- Publication number
- JPH01282921A JPH01282921A JP63111970A JP11197088A JPH01282921A JP H01282921 A JPH01282921 A JP H01282921A JP 63111970 A JP63111970 A JP 63111970A JP 11197088 A JP11197088 A JP 11197088A JP H01282921 A JPH01282921 A JP H01282921A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- emitter
- gate
- igbt
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチング用半導体素子の一種であるＩ
ＧＢ Ｔ （Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐ
ｏｌａｒ Ｔｒａｎｓｉｓ Ｌｏｔ ）素子の過電流保
護機能を有する駆動回路に関する。
ＧＢ Ｔ （Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐ
ｏｌａｒ Ｔｒａｎｓｉｓ Ｌｏｔ ）素子の過電流保
護機能を有する駆動回路に関する。
Ｉ ＧＢＴ素子はバイポーラトランジスタの有する高耐
圧、大容量化が容易であるという長所と、パワーＭＯ３
ＦＥＴの有する高速なスイッチングが可能で、ドライブ
も容易であるという長所とをあわせもった新しいデバイ
スとして注目されている。
圧、大容量化が容易であるという長所と、パワーＭＯ３
ＦＥＴの有する高速なスイッチングが可能で、ドライブ
も容易であるという長所とをあわせもった新しいデバイ
スとして注目されている。
第２図にＮチャネルＩ ＧＢＴの等価回路を示す。
ＮチャネルＭＯ３ＦＥＴＩ、ＮＰＮ）ランジスタ２、Ｐ
ＮＰ）ランジスタ３、及びトランジス２のベース・エミ
ッタ間短絡用抵抗４からなり、ＭＯ３ＦＥＴＩのドレー
ン・ソース間とトランジスタ２のエミッタ・コレクタ間
を並列接続し、トランジスタ２．３はサイリスク回路を
形成するものとして表すことができる。
ＮＰ）ランジスタ３、及びトランジス２のベース・エミ
ッタ間短絡用抵抗４からなり、ＭＯ３ＦＥＴＩのドレー
ン・ソース間とトランジスタ２のエミッタ・コレクタ間
を並列接続し、トランジスタ２．３はサイリスク回路を
形成するものとして表すことができる。
前記ＮチャネルのＩ ＧＢＴをオンさせる時は、ゲート
・エミッタ間（Ｇ−Ｅ間）に順バイアス電圧をかける。
・エミッタ間（Ｇ−Ｅ間）に順バイアス電圧をかける。
その結果、ＭＯ３ＦＥＴＩにチャネルが形成され、該Ｍ
Ｏ３ＦＥＴＩが導通状態になり、ＰＮＰ トランジスタ
３のエミッタ・ベース間が順バイアスされることにより
導通が開始する。
Ｏ３ＦＥＴＩが導通状態になり、ＰＮＰ トランジスタ
３のエミッタ・ベース間が順バイアスされることにより
導通が開始する。
逆に、本素子をＯＦＦさせる時はゲート・エミッタ間に
逆バイアス電圧をかける。この結果、ＭＯ３ＦＥＴＩは
オフになり、ＰＮＰ ）ランジスタ３のベース電流が流
れなくなり、該トランジスタがオフし、その結果ＩＧＢ
Ｔがオフする。
逆バイアス電圧をかける。この結果、ＭＯ３ＦＥＴＩは
オフになり、ＰＮＰ ）ランジスタ３のベース電流が流
れなくなり、該トランジスタがオフし、その結果ＩＧＢ
Ｔがオフする。
ところで、本素子は前記のようにトランジスタ２．３に
よる寄生サイリスクを有する。そのためコレクタ電流が
所定値以上になるとラッチアップ現象（寄生サイリスタ
がターンオンしてしまう現象）を生じ、電流が遮断でき
なくなってしまう場合がある。
よる寄生サイリスクを有する。そのためコレクタ電流が
所定値以上になるとラッチアップ現象（寄生サイリスタ
がターンオンしてしまう現象）を生じ、電流が遮断でき
なくなってしまう場合がある。
このラッチアップ現象はＩ ＧＢＴの素子破壊に連結す
るので、これを生じないようにすることが必要となる。
るので、これを生じないようにすることが必要となる。
ＩＧＢＴの過電流保護を行う場合は、電流レベルをラッ
チアップ電流以下に抑えなければならない。また、熱破
壊に至る前にコレクタ電流を遮断することが必要である
。
チアップ電流以下に抑えなければならない。また、熱破
壊に至る前にコレクタ電流を遮断することが必要である
。
第２図において、Ｉ ＧＥＴにオフゲート信号を与える
とまずＮチャネルＭＯ３ＦＥＴＩがターンオフする。過
負荷時にはコレクタ電流が急には減少できないためにＰ
ＮＰ ｌ−ランジスタ３の電流が増加する。このためタ
ーンオフ時はターンオン状態より小さなコレクタ電流で
ラッチアップすることになる。また、ターンオフ時にコ
レクタ・エミッタ間に印加されるｄｖ／ｄｔによる接合
容量の充電電流もラッチアップ電流を低下させる。この
ため過電流時のターンオフはゆるやかに行われなければ
ならない。
とまずＮチャネルＭＯ３ＦＥＴＩがターンオフする。過
負荷時にはコレクタ電流が急には減少できないためにＰ
ＮＰ ｌ−ランジスタ３の電流が増加する。このためタ
ーンオフ時はターンオン状態より小さなコレクタ電流で
ラッチアップすることになる。また、ターンオフ時にコ
レクタ・エミッタ間に印加されるｄｖ／ｄｔによる接合
容量の充電電流もラッチアップ電流を低下させる。この
ため過電流時のターンオフはゆるやかに行われなければ
ならない。
このようなＩＧＢＴの駆動回路で、過電流保護の機能を
持たせた従来例を第３図に示す。
持たせた従来例を第３図に示す。
直列接続した順バイアス電源５ａと逆バイアス電源５ｂ
との接続中点がＩＧＢＴＩＩのエミッタに接続され、こ
れら電源５ａ、５ｂにスイッチ１０ａ。
との接続中点がＩＧＢＴＩＩのエミッタに接続され、こ
れら電源５ａ、５ｂにスイッチ１０ａ。
１０ｂが直列接続され、該スイッチ１０ａ、１０ｂの接
続中点は抵抗９ａを介してＩＧＢＴＩＩのゲートに接続
される。
続中点は抵抗９ａを介してＩＧＢＴＩＩのゲートに接続
される。
ＮＰＮ ｌ−ランジスタ８のコレクタが抵抗９Ｃを介し
て抵抗９ａとＩＧＢＴＩＩのゲートとの接続中点に、エ
ミッタが逆バイアス電源５ｂの負極とスイッチ１０ｂと
の接続中点に接続され、該トランジスタ８のベースはツ
ェナーダイオード７及び抵抗９ｂを介してスイッチ１０
ａ、１０ｂの接続中点と抵抗９ａに接続され、抵抗９ｂ
とツェナーダイオード７との接続中点はダイオード６を
介してＩＧＢＴｌｌのコレクタに接続される。
て抵抗９ａとＩＧＢＴＩＩのゲートとの接続中点に、エ
ミッタが逆バイアス電源５ｂの負極とスイッチ１０ｂと
の接続中点に接続され、該トランジスタ８のベースはツ
ェナーダイオード７及び抵抗９ｂを介してスイッチ１０
ａ、１０ｂの接続中点と抵抗９ａに接続され、抵抗９ｂ
とツェナーダイオード７との接続中点はダイオード６を
介してＩＧＢＴｌｌのコレクタに接続される。
通常時の動作としては、順バイアス時はスイッチ１０ａ
をＯＮＬ、スイッチ１０ｂをＯＦＦする。よって順バイ
アス電源５ａの電圧がスイッチ１０ａ１抵抗９ａを介し
てＩ Ｇ Ｂ Ｔｌｌのゲート・エミッタ間に順バイア
ス電圧として印加される。一方、逆バイアス時はスイッ
チ１０ａを０ＦＦＬ、、スイッチ１０ｂをＯＮする。よ
って逆バイアス電源５ｂの電圧が抵抗９ａ、スイッチ１
０ｂを介してＩＧＢＴＩＩのゲート・エミッタ間に逆バ
イアス電圧として印加される。
をＯＮＬ、スイッチ１０ｂをＯＦＦする。よって順バイ
アス電源５ａの電圧がスイッチ１０ａ１抵抗９ａを介し
てＩ Ｇ Ｂ Ｔｌｌのゲート・エミッタ間に順バイア
ス電圧として印加される。一方、逆バイアス時はスイッ
チ１０ａを０ＦＦＬ、、スイッチ１０ｂをＯＮする。よ
って逆バイアス電源５ｂの電圧が抵抗９ａ、スイッチ１
０ｂを介してＩＧＢＴＩＩのゲート・エミッタ間に逆バ
イアス電圧として印加される。
一方、過電流時の動作は、次のようになる。
順バイアス時にＩＧＢＴＩＩのコレクタ・エミッタ間電
圧が、ツェナーダイオード７のツェナー電圧とＮＰＮ
ｌ−ランジスタ８のベース・エミッタ間ダイオードの順
バイアス電圧降下分の和から逆バイアス電源５ｂの電圧
をひいた電圧を越えると、ＮＰＮ）ランジスタ８のベー
ス・エミッタ間には電Ｒ５ａの電圧が、スイッチ１０ａ
、抵抗９ｂ、ツェナーダイオード７を介して印加され、
その結果ベース・エミッタ間は順バイアスされ、該トラ
ンジスタ８は導通する。このため、ＩＧＢＴＩＩのゲー
ト・エミッタ間には逆バイアス電源５ｂの電圧が該トラ
ンジスタ８及び抵抗９ｃを介して逆バイアス電圧として
印加される。そのため、ＩＧＢＴｌｌのコレクタ電流は
遮断される。
圧が、ツェナーダイオード７のツェナー電圧とＮＰＮ
ｌ−ランジスタ８のベース・エミッタ間ダイオードの順
バイアス電圧降下分の和から逆バイアス電源５ｂの電圧
をひいた電圧を越えると、ＮＰＮ）ランジスタ８のベー
ス・エミッタ間には電Ｒ５ａの電圧が、スイッチ１０ａ
、抵抗９ｂ、ツェナーダイオード７を介して印加され、
その結果ベース・エミッタ間は順バイアスされ、該トラ
ンジスタ８は導通する。このため、ＩＧＢＴＩＩのゲー
ト・エミッタ間には逆バイアス電源５ｂの電圧が該トラ
ンジスタ８及び抵抗９ｃを介して逆バイアス電圧として
印加される。そのため、ＩＧＢＴｌｌのコレクタ電流は
遮断される。
しかし前記第３図に示すような従来の駆動回路では、過
電流遮断時にゲート・エミッタ間に逆バイアス電圧を印
加することになりターンオフが速（なり、ターンオフ時
のラッチアップによる素子破壊のおそれがある。
電流遮断時にゲート・エミッタ間に逆バイアス電圧を印
加することになりターンオフが速（なり、ターンオフ時
のラッチアップによる素子破壊のおそれがある。
本発明の目的は前記従来例の不都合を解消し、ターンオ
フ時のラッチアップによる素子破壊を防ぐことができる
Ｉ ＧＢＴの過電流保護駆動回路を提供することにある
。
フ時のラッチアップによる素子破壊を防ぐことができる
Ｉ ＧＢＴの過電流保護駆動回路を提供することにある
。
本発明は前記目的を達成するため、Ｉ ＧＢＴの通常の
ターンオフ時にはゲート・エミッタ間に逆電圧を印加す
る駆動回路において、コレクタ・エミッタ間が導通時に
所定の電圧を越えた場合、ゲート・エミッタ間を短絡さ
せる回路を設けたことを要旨とするものである。
ターンオフ時にはゲート・エミッタ間に逆電圧を印加す
る駆動回路において、コレクタ・エミッタ間が導通時に
所定の電圧を越えた場合、ゲート・エミッタ間を短絡さ
せる回路を設けたことを要旨とするものである。
本発明によれば、Ｉ ＧＢＴの過電流保護時にゲート・
エミッタ間を短絡させることにより、ゲート・エミッタ
間の接合容量からの蓄積電荷の放電を逆バイアスを印加
する場合に比しゆるやかにでき、これによりコレクタ電
流の過電流時の遮断をゆるやかに行い、遮断時のラッチ
アップを防ぐことができる。
エミッタ間を短絡させることにより、ゲート・エミッタ
間の接合容量からの蓄積電荷の放電を逆バイアスを印加
する場合に比しゆるやかにでき、これによりコレクタ電
流の過電流時の遮断をゆるやかに行い、遮断時のラッチ
アップを防ぐことができる。
以下、図面について本発明の実施例を詳細に説明する。
第１図は本発明のＩ ＧＢＴの過電流保護駆動回路の１
実施例を示す回路図で、前記従来例を示す第３図と同一
構成要素には同一参照符号を付したものである。
実施例を示す回路図で、前記従来例を示す第３図と同一
構成要素には同一参照符号を付したものである。
すなわち、直列接続した順バイアス電源５ａと逆バイア
ス電源５ｂとの接続中点がＩＣ；ＢＴＩＩのエミッタに
接続され、これら電源５ａ、５ｂにスイッチ１０ａ、１
０ｂが直列接続され、該スイッチ１０ａ、１ｏｂの接続
中点は抵抗９ａを介してＩ ＧＢＴｌｌのゲートに接続
される。また、ＮＰＮ ）ランジスタ８のコレクタが抵
抗９ｃを介して前記抵抗９ａとＩＧＢＴＩＩのゲートと
の接続中点に、エミッタがダイオード６ｂを介して順バ
イアス電源５ａと逆バイアス電源５ｂとの接続中点に接
続され、該トランジスタ８のベースはツェナーダイオー
ド７及び抵抗９ｂを介してスイッチ１０ａ、１０ｂの接
続中点に接続され、抵抗９ｂとツェナーダイオード７と
の接続中点はダイオード６ａを介してＩＣＢＴＩＩのコ
レクタに接続される。
ス電源５ｂとの接続中点がＩＣ；ＢＴＩＩのエミッタに
接続され、これら電源５ａ、５ｂにスイッチ１０ａ、１
０ｂが直列接続され、該スイッチ１０ａ、１ｏｂの接続
中点は抵抗９ａを介してＩ ＧＢＴｌｌのゲートに接続
される。また、ＮＰＮ ）ランジスタ８のコレクタが抵
抗９ｃを介して前記抵抗９ａとＩＧＢＴＩＩのゲートと
の接続中点に、エミッタがダイオード６ｂを介して順バ
イアス電源５ａと逆バイアス電源５ｂとの接続中点に接
続され、該トランジスタ８のベースはツェナーダイオー
ド７及び抵抗９ｂを介してスイッチ１０ａ、１０ｂの接
続中点に接続され、抵抗９ｂとツェナーダイオード７と
の接続中点はダイオード６ａを介してＩＣＢＴＩＩのコ
レクタに接続される。
本発明は第１図に示すような駆動回路で、トランジスタ
８のエミッタをダイオード６ｂを介して逆バイアス電源
５ｂの正極に接続し、該トランジスタ８の導通時にＩ
Ｇ Ｂ Ｔｌｌのゲートとエミッタとを抵抗９ｃを介し
て接続する回路を形成した。
８のエミッタをダイオード６ｂを介して逆バイアス電源
５ｂの正極に接続し、該トランジスタ８の導通時にＩ
Ｇ Ｂ Ｔｌｌのゲートとエミッタとを抵抗９ｃを介し
て接続する回路を形成した。
次に、動作について説明する。
順バイアス時はスイッチ１０ａをＯＮＬ、、スイッチｔ
ａｂをＯｊＦする。よって順バイアス電１５ａの電圧が
スイッチ１０ａ１抵抗９ａを介してＩＧＢＴｌｌのゲー
ト・エミッタ間に順バイアス電圧として印加される。
ａｂをＯｊＦする。よって順バイアス電１５ａの電圧が
スイッチ１０ａ１抵抗９ａを介してＩＧＢＴｌｌのゲー
ト・エミッタ間に順バイアス電圧として印加される。
一方、逆バイアス時はスイッチ１０ａを０ＦＦＬ、スイ
ッチ１０ｂをＯＮする。よって逆バイアス電源５ｂの電
圧が抵抗９ ａ ｓスイッチ１０ｂを介してＩＧＢＴＩ
Ｉのゲート・エミッタ間に逆バイアス電圧として印加さ
れる。
ッチ１０ｂをＯＮする。よって逆バイアス電源５ｂの電
圧が抵抗９ ａ ｓスイッチ１０ｂを介してＩＧＢＴＩ
Ｉのゲート・エミッタ間に逆バイアス電圧として印加さ
れる。
ところで、順バイアス時にＩＧＢＴＩＩのコレクタ・エ
ミッタ間電圧が、ツェナーダイオード７のツェナー電圧
とＮＰＮ トランジスタ８のベース・エミッタ間ダイオ
ードの順バイアス電圧降下分の和から逆バイアス電源５
ｂの電圧をひいた電圧を越えると、ＮＰＮ ）ランジス
タ８のベース・エミッタ間には電［５ａの電圧が、スイ
ッチ１０ａ、抵抗９ｂ、ツェナーダイオード７を介して
印加されそのためベース・エミッタ間は順バイアスされ
、該トランジスタ８は導通する。
ミッタ間電圧が、ツェナーダイオード７のツェナー電圧
とＮＰＮ トランジスタ８のベース・エミッタ間ダイオ
ードの順バイアス電圧降下分の和から逆バイアス電源５
ｂの電圧をひいた電圧を越えると、ＮＰＮ ）ランジス
タ８のベース・エミッタ間には電［５ａの電圧が、スイ
ッチ１０ａ、抵抗９ｂ、ツェナーダイオード７を介して
印加されそのためベース・エミッタ間は順バイアスされ
、該トランジスタ８は導通する。
このとき、ＩＧＢＴＩＩのゲート・エミッタ間は抵抗９
Ｃ、トランジスタ８、及びダイオード６ｂにより短絡さ
れる。このダイオード６ｂはトランジスタ８に対して逆
耐圧を持たせるものである。
Ｃ、トランジスタ８、及びダイオード６ｂにより短絡さ
れる。このダイオード６ｂはトランジスタ８に対して逆
耐圧を持たせるものである。
すなわち、通常のターンオフ時はスイッチ１０ｂがオン
となるため、トランジスタ８のコレクタ・エミッタ間に
対して電源５ｂの電圧が逆向きに加わる。一般にトラン
ジスタは逆耐圧が弱い。そこでダイオード６ｂのカソー
ド・アノード間に電源５ｂの電圧をもたせることにより
、トランジスタ８を保護するものである。
となるため、トランジスタ８のコレクタ・エミッタ間に
対して電源５ｂの電圧が逆向きに加わる。一般にトラン
ジスタは逆耐圧が弱い。そこでダイオード６ｂのカソー
ド・アノード間に電源５ｂの電圧をもたせることにより
、トランジスタ８を保護するものである。
このように、ゲート・エミッタ間が短絡されるため、Ｉ
ＧＢＴＩＩのゲート・エミッタ間の電荷は逆電圧を印加
した場合に比較してゆるやかに放電され、その結果コレ
クタ電流のターンオフはゆっくりと行われ、電流遮断時
のラッチアップを起こすことなく過電流保護を行うこと
ができる。
ＧＢＴＩＩのゲート・エミッタ間の電荷は逆電圧を印加
した場合に比較してゆるやかに放電され、その結果コレ
クタ電流のターンオフはゆっくりと行われ、電流遮断時
のラッチアップを起こすことなく過電流保護を行うこと
ができる。
以上述べたように本発明のＩ ＣＢＴの過電流保護駆動
回路は、電流遮断時のラッチアップを起こすことなく過
電流保護を行うことができるので、Ｔ ＧＢＴがより広
範囲な用途に適用できるようになるものである。
回路は、電流遮断時のラッチアップを起こすことなく過
電流保護を行うことができるので、Ｔ ＧＢＴがより広
範囲な用途に適用できるようになるものである。
第１図は本発明のＩ ＧＢＴの過電流保護駆動回路の１
実施例を示す回路図、第２図はＩ ＧＢＴの等価回路図
、第３図は従来の過電流保護駆動回路を示す回路図であ
る。 １・・・ＮチャネルＦＥＴ ２・・・ＮＰＮ ）ランジスタ ３・・・ＰＮＰ ）ランジスタ ４・・・抵抗 ５ａ・・・順バイアス電源５
ｂ・・・逆バイアス電源 ６．６ａ、６ｂ・・・ダイオード ７・・・ツェナーダイオード ８・・・ＮＰＮ）ランジスタ ９ ａ、 ９ ｂ、 ９ Ｃ−−−抵抗１０ａ、１
０ｂ・・・スイッチ １１・・・Ｉ ＧＢＴ 第１図
実施例を示す回路図、第２図はＩ ＧＢＴの等価回路図
、第３図は従来の過電流保護駆動回路を示す回路図であ
る。 １・・・ＮチャネルＦＥＴ ２・・・ＮＰＮ ）ランジスタ ３・・・ＰＮＰ ）ランジスタ ４・・・抵抗 ５ａ・・・順バイアス電源５
ｂ・・・逆バイアス電源 ６．６ａ、６ｂ・・・ダイオード ７・・・ツェナーダイオード ８・・・ＮＰＮ）ランジスタ ９ ａ、 ９ ｂ、 ９ Ｃ−−−抵抗１０ａ、１
０ｂ・・・スイッチ １１・・・Ｉ ＧＢＴ 第１図
Claims (1)
- ＩＧＢＴの通常のターンオフ時にはゲート・エミッタ間
に逆電圧を印加する駆動回路において、コレクタ・エミ
ッタ間が導通時に所定の電圧を越えた場合、ゲート・エ
ミッタ間を短絡させる回路を設けたことを特徴とするＩ
ＧＢＴの過電流保護駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111970A JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111970A JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282921A true JPH01282921A (ja) | 1989-11-14 |
| JPH0810821B2 JPH0810821B2 (ja) | 1996-01-31 |
Family
ID=14574702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111970A Expired - Lifetime JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810821B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348517A (ja) * | 1989-04-13 | 1991-03-01 | Mitsubishi Electric Corp | Ｉｇｂｔ素子の駆動回路 |
| JPH09182275A (ja) * | 1995-12-12 | 1997-07-11 | Samsung Electro Mech Co Ltd | 電力用半導体トランジスターの過電流保護回路 |
| US20090055664A1 (en) * | 2007-08-20 | 2009-02-26 | Funai Electric Co., Ltd. | Communication Device |
| CN101777756A (zh) * | 2009-12-25 | 2010-07-14 | 天津市诺尔电气有限公司 | 用于绝缘栅双极晶体管的过流保护电路 |
| CN103500989A (zh) * | 2013-10-11 | 2014-01-08 | 济南诺顿科技有限公司 | 一种igbt的保护电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395724A (ja) * | 1986-10-13 | 1988-04-26 | Fuji Electric Co Ltd | Ｉｇｂｔのゲ−ト駆動回路 |
-
1988
- 1988-05-09 JP JP63111970A patent/JPH0810821B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395724A (ja) * | 1986-10-13 | 1988-04-26 | Fuji Electric Co Ltd | Ｉｇｂｔのゲ−ト駆動回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348517A (ja) * | 1989-04-13 | 1991-03-01 | Mitsubishi Electric Corp | Ｉｇｂｔ素子の駆動回路 |
| JPH09182275A (ja) * | 1995-12-12 | 1997-07-11 | Samsung Electro Mech Co Ltd | 電力用半導体トランジスターの過電流保護回路 |
| US20090055664A1 (en) * | 2007-08-20 | 2009-02-26 | Funai Electric Co., Ltd. | Communication Device |
| US8214659B2 (en) * | 2007-08-20 | 2012-07-03 | Funai Electric Co., Ltd. | Communication device having pull-up voltage supply circuit supplying pull-up voltage via one power supply during standby state and another power supply during power-on state |
| CN101777756A (zh) * | 2009-12-25 | 2010-07-14 | 天津市诺尔电气有限公司 | 用于绝缘栅双极晶体管的过流保护电路 |
| CN103500989A (zh) * | 2013-10-11 | 2014-01-08 | 济南诺顿科技有限公司 | 一种igbt的保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810821B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US5091664A (en) | Insulated gate bipolar transistor circuit with overcurrent protection | |
| EP0065269B1 (en) | Switching device and circuit | |
| EP0505191A1 (en) | Semiconductor device with low concentration n region to improve dV/dt capability | |
| US7102864B2 (en) | Latch-up-free ESD protection circuit using SCR | |
| US5115369A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| JPH0786587A (ja) | 半導体装置 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH0531323B2 (ja) | ||
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0767073B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH01282921A (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| US3927332A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| CA1064107A (en) | Four-layered semiconductor switch | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| US4224654A (en) | Relay driver circuit | |
| US5731729A (en) | Voltage transient suppression circuit for preventing overvoltages in power transistor systems | |
| US4602209A (en) | Switch-off circuits for transistors and gate turn-off thyristors | |
| JP3032745B2 (ja) | 絶縁ゲート型半導体装置 | |
| KR950008424B1 (ko) | 반도체 스위칭 회로 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0237828A (ja) | Ｉｇｂｔの過電流保護回路 | |
| WO1999017374A1 (en) | Emitter turn-off thyristors (eto) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |