JPH0810821B2 - Ｉｇｂｔの過電流保護駆動回路 - Google Patents
Ｉｇｂｔの過電流保護駆動回路Info
- Publication number
- JPH0810821B2 JPH0810821B2 JP63111970A JP11197088A JPH0810821B2 JP H0810821 B2 JPH0810821 B2 JP H0810821B2 JP 63111970 A JP63111970 A JP 63111970A JP 11197088 A JP11197088 A JP 11197088A JP H0810821 B2 JPH0810821 B2 JP H0810821B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- emitter
- gate
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチング用半導体素子の一種であるIG
BT（Insulated Gate Bipolar Transistor）素子の過電
流保護機能を有する駆動回路に関する。
BT（Insulated Gate Bipolar Transistor）素子の過電
流保護機能を有する駆動回路に関する。
IGBT素子はバイパーラトランジスタの有する高耐圧、
大容量化が容易であるという長所と、パワーMOSFETの有
する高速なスイッチングが可能で、ドライブも容易であ
るという長所とあわせもった新しいデバイスとして注目
されている。
大容量化が容易であるという長所と、パワーMOSFETの有
する高速なスイッチングが可能で、ドライブも容易であ
るという長所とあわせもった新しいデバイスとして注目
されている。
第２図にＮチャネルIGBTの等価回路を示す。
ＮチャネルMOSFET1、NPNトランジスタ２、PNPトラン
ジスタ３、及びトランジス２のベース・エミッタ間短絡
用抵抗４からなり、MOSFET1のドレーン・ソース間とト
ランジスタ２のエミッタ・コレクタ間を並列接続し、ト
ランジスタ2,3はサイリスタ回路を形成するものとして
表すことができる。
ジスタ３、及びトランジス２のベース・エミッタ間短絡
用抵抗４からなり、MOSFET1のドレーン・ソース間とト
ランジスタ２のエミッタ・コレクタ間を並列接続し、ト
ランジスタ2,3はサイリスタ回路を形成するものとして
表すことができる。
前記ＮチャネルのIGBTをオンさせる時は、ゲート・エ
ミッタ間（Ｇ・Ｅ間）に順バイアス電圧をかける。その
結果、MOSFET1にチャネルが形成され、該MOSFET1が導通
状態になり、PNPトランジスタ３のエミッタ・ベース間
が順バイアスされることにより導通が開始する。
ミッタ間（Ｇ・Ｅ間）に順バイアス電圧をかける。その
結果、MOSFET1にチャネルが形成され、該MOSFET1が導通
状態になり、PNPトランジスタ３のエミッタ・ベース間
が順バイアスされることにより導通が開始する。
逆に、本素子をOFFさせる時はゲート・エミッタ間に
逆バイアス電圧をかける。この結果、MOSFET1はオフに
なり、PNPトランジスタ３のベース電流が流れなくな
り、該トランジスタがオフし、その結果IGBTがオフす
る。
逆バイアス電圧をかける。この結果、MOSFET1はオフに
なり、PNPトランジスタ３のベース電流が流れなくな
り、該トランジスタがオフし、その結果IGBTがオフす
る。
ところで、本素子は前記のようにトランジスタ2,3に
よる寄生サイリスタを有する。そのためコレクタ電流が
所定値以上になるとラッチアップ現象（寄生サイリスタ
がターンオンしてしまう現象）を生じ、電流が遮断でき
なくなってしまう場合がある。
よる寄生サイリスタを有する。そのためコレクタ電流が
所定値以上になるとラッチアップ現象（寄生サイリスタ
がターンオンしてしまう現象）を生じ、電流が遮断でき
なくなってしまう場合がある。
このラッチアップ現象はIGBTの素子破壊に連結するの
で、これを生じないようにすることが必要となる。IGBT
の過電流保護を行う場合は、電流レベルをラッチアップ
電流以下に抑えなければならない。また、熱破壊に至る
前にコレクタ電流を遮断することが必要である。
で、これを生じないようにすることが必要となる。IGBT
の過電流保護を行う場合は、電流レベルをラッチアップ
電流以下に抑えなければならない。また、熱破壊に至る
前にコレクタ電流を遮断することが必要である。
第２図において、IGBTにオフゲート信号を与えるとま
ずＮチャネルMOSFET1がターンオフする。過負荷時には
コレクタ電流が急には減少できないためにPNPトランジ
スタ３の電流が増加する。このためターンオフ時はター
ンオン状態より小さなコレクタ電流でラッチアップする
ことになる。また、ターンオフ時にコレクタ・エミッタ
間に印加されるdv/dtによる接合容量の充電電流もラッ
チアップ電流を低下させる。このため過電流時のターン
オフはゆるやかに行われなければならない。
ずＮチャネルMOSFET1がターンオフする。過負荷時には
コレクタ電流が急には減少できないためにPNPトランジ
スタ３の電流が増加する。このためターンオフ時はター
ンオン状態より小さなコレクタ電流でラッチアップする
ことになる。また、ターンオフ時にコレクタ・エミッタ
間に印加されるdv/dtによる接合容量の充電電流もラッ
チアップ電流を低下させる。このため過電流時のターン
オフはゆるやかに行われなければならない。
このようなIGBTの駆動回路で、過電流保護の機能を持
たせた従来例を第３図に示す。
たせた従来例を第３図に示す。
直列接続した順バイアス電源5aと逆バイアス電源5bと
の接続中点がIGBT11のエミッタに接続され、これら電源
5a,5bにスイッチ10a,10bが直列接続され、該スイッチ10
a,10bの接続点中は抵抗9aを介してIGBT11のゲートに接
続される。
の接続中点がIGBT11のエミッタに接続され、これら電源
5a,5bにスイッチ10a,10bが直列接続され、該スイッチ10
a,10bの接続点中は抵抗9aを介してIGBT11のゲートに接
続される。
NPNトランジスタ８のコレクタが抵抗9cを介して抵抗9
aとIGBT11のゲートとの接続中点に、エミッタが逆バイ
アス電源5bの負極とスイッチ10bとの接続中点に接続さ
れ、該トランジスタ８のベースはツェナーダイオード７
及び抵抗9bを介してスイッチ10a,10bの接続中点と抵抗9
aに接続され、抵抗9bとツェナーダイオード７との接続
中点はダイオード６を介してIGBT11のコレクタに接続さ
れる。
aとIGBT11のゲートとの接続中点に、エミッタが逆バイ
アス電源5bの負極とスイッチ10bとの接続中点に接続さ
れ、該トランジスタ８のベースはツェナーダイオード７
及び抵抗9bを介してスイッチ10a,10bの接続中点と抵抗9
aに接続され、抵抗9bとツェナーダイオード７との接続
中点はダイオード６を介してIGBT11のコレクタに接続さ
れる。
通常時の動作としては、順バイアス時はスイッチ10a
をONし、スイッチ10bをOFFする。よって順バイアス電源
5aの電圧がスイッチ10a、抵抗9aを介してIGBT11のゲー
ト・エミッタ間に順バイアス電圧として印加される。一
方、逆バイアス時はスイッチ10aをOFFし、スイッチ10b
をONする。よって逆バイアス電源5bの電圧が抵抗9a、ス
イッチ10bを介してIGBT11のゲート・エミッタ間に逆バ
イアス電圧として印加される。
をONし、スイッチ10bをOFFする。よって順バイアス電源
5aの電圧がスイッチ10a、抵抗9aを介してIGBT11のゲー
ト・エミッタ間に順バイアス電圧として印加される。一
方、逆バイアス時はスイッチ10aをOFFし、スイッチ10b
をONする。よって逆バイアス電源5bの電圧が抵抗9a、ス
イッチ10bを介してIGBT11のゲート・エミッタ間に逆バ
イアス電圧として印加される。
一方、過電流時の動作は、次のようになる。
順バイアス時にIGBT11のコレクタ・エミッタ間電圧
が、ツェナーダイオード７のツェナー電圧とNPNトラン
ジスタ８のベース・エミッタ間ダイオードの順バイアス
電圧降下分の和から逆バイアス電源5bの電圧をひいた電
圧を越えると、NPNトランジスタ８のベース・エミッタ
間には電源5aの電圧が、スイッチ10a、抵抗9b、ツェナ
ーダイオード７を介して印加され、その結果ベース・エ
ミッタ間は順バイアスされ、該トランジスタ８は導通す
る。このため、IGBT11のゲート・エミッタ間には逆バイ
アス電源5bの電圧が該トランジスタ８及び抵抗9cを介し
て逆バイアス電圧として印加される。そのため、IGBT11
のコレクタ電流は遮断される。
が、ツェナーダイオード７のツェナー電圧とNPNトラン
ジスタ８のベース・エミッタ間ダイオードの順バイアス
電圧降下分の和から逆バイアス電源5bの電圧をひいた電
圧を越えると、NPNトランジスタ８のベース・エミッタ
間には電源5aの電圧が、スイッチ10a、抵抗9b、ツェナ
ーダイオード７を介して印加され、その結果ベース・エ
ミッタ間は順バイアスされ、該トランジスタ８は導通す
る。このため、IGBT11のゲート・エミッタ間には逆バイ
アス電源5bの電圧が該トランジスタ８及び抵抗9cを介し
て逆バイアス電圧として印加される。そのため、IGBT11
のコレクタ電流は遮断される。
しかし前記第３図に示すような従来の駆動回路では、
過電流遮断時にゲート・エミッタ間に逆バイアス電圧を
印加することになりターンオフが速くなり、ターンオフ
時のラッチアップによる素子破壊のおそれがある。
過電流遮断時にゲート・エミッタ間に逆バイアス電圧を
印加することになりターンオフが速くなり、ターンオフ
時のラッチアップによる素子破壊のおそれがある。
本発明の目的は前記従来例の不都合を解消し、ターン
オフ時のラッチアップによる素子破壊を防ぐことができ
るIGBTの過電流保護駆動回路を提供することにある。
オフ時のラッチアップによる素子破壊を防ぐことができ
るIGBTの過電流保護駆動回路を提供することにある。
本発明は前記目的を達成するため、IGBTの通常のター
ンオフ時にはゲート・エミッタ間に逆電圧を印加する駆
動回路において、抵抗とトランジスタとダイオードから
なる直列回路をIGBTのゲート・エミッタ間に接続すると
ともに、トランジスタのベースをツェナーダイオードを
介してIGBTのコレクタに接続し、コレクタ・エミッタ間
の導通時に、IGBTのコレクタ・エミッタ間電圧が所定の
電圧を越えた場合には、前記トランジスタがオンし、IG
BTのゲート・エミッタ間を短絡させてIGBTのゲート・エ
ミッタ間の電荷を放電させ、前記IGBTのゲート・エミッ
タ間に逆電圧を印加することなくIGBTをターンオフさせ
ることを要旨とするものである。
ンオフ時にはゲート・エミッタ間に逆電圧を印加する駆
動回路において、抵抗とトランジスタとダイオードから
なる直列回路をIGBTのゲート・エミッタ間に接続すると
ともに、トランジスタのベースをツェナーダイオードを
介してIGBTのコレクタに接続し、コレクタ・エミッタ間
の導通時に、IGBTのコレクタ・エミッタ間電圧が所定の
電圧を越えた場合には、前記トランジスタがオンし、IG
BTのゲート・エミッタ間を短絡させてIGBTのゲート・エ
ミッタ間の電荷を放電させ、前記IGBTのゲート・エミッ
タ間に逆電圧を印加することなくIGBTをターンオフさせ
ることを要旨とするものである。
本発明によれば、抵抗とトランジスタとダイオードか
らなる直列回路をIGBTのゲート・エミッタ間に接続した
ことにより、IGBTの過電流保護時には前記トランジスタ
がオンして、ゲート・エミッタ間を短絡させ、前記抵抗
を介してゲート・エミッタ間の接合容量の蓄積電荷が穏
やかに放電される。
らなる直列回路をIGBTのゲート・エミッタ間に接続した
ことにより、IGBTの過電流保護時には前記トランジスタ
がオンして、ゲート・エミッタ間を短絡させ、前記抵抗
を介してゲート・エミッタ間の接合容量の蓄積電荷が穏
やかに放電される。
この放電は、ゲート・エミッタ間に逆バイアスを印加
する場合に比べて穏やかであるので、コレクタ電流の過
電流時の遮断を穏やかに行い、遮断時のラッチアップを
防ぐことができる。
する場合に比べて穏やかであるので、コレクタ電流の過
電流時の遮断を穏やかに行い、遮断時のラッチアップを
防ぐことができる。
〔実施例〕 以下、図面について本発明の実施例を詳細に説明す
る。
る。
第１図は本発明のIGBTの過電流保護駆動回路の１実施
例を示す回路図で、前記従来例を示す第３図と同一構成
要素には同一参照符号を付したものである。
例を示す回路図で、前記従来例を示す第３図と同一構成
要素には同一参照符号を付したものである。
すなわち、直列接続した順バイアス電源5aと逆バイア
ス電源5bとの接続中点がIGBT11のエミッタに接続され、
これら電源5a,5bにスイッチ10a,10bが直列接続され、該
スイッチ10a,10bの接続中点は抵抗9aを介してIGBT11の
ゲートに接続される。また、NPNトランジスタ８のコレ
クタが抵抗9cを介して前記抵抗9aとIGBT11のゲートとの
接続中点に、エミッタがダイオード6bを介して順バイア
ス電源5aと逆バイアス電源5bとの接続中点に接続され、
該トランジスタ８のベースはツェナーダイオード７及び
抵抗9bを介してスイッチ10a,10bの接続中点に接続さ
れ、抵抗9bとツェナーダイオード７との接続中点はダイ
オード6aを介してIGBT11のコレクタに接続される。
ス電源5bとの接続中点がIGBT11のエミッタに接続され、
これら電源5a,5bにスイッチ10a,10bが直列接続され、該
スイッチ10a,10bの接続中点は抵抗9aを介してIGBT11の
ゲートに接続される。また、NPNトランジスタ８のコレ
クタが抵抗9cを介して前記抵抗9aとIGBT11のゲートとの
接続中点に、エミッタがダイオード6bを介して順バイア
ス電源5aと逆バイアス電源5bとの接続中点に接続され、
該トランジスタ８のベースはツェナーダイオード７及び
抵抗9bを介してスイッチ10a,10bの接続中点に接続さ
れ、抵抗9bとツェナーダイオード７との接続中点はダイ
オード6aを介してIGBT11のコレクタに接続される。
本発明は第１図に示すような駆動回路で、トランジス
タ８のエミッタをダイオード6bを介して逆バイアス電源
5bの正極に接続し、該トランジスタ８の導通時にIGBT11
のゲートとエミッタとを抵抗9cを介して接続する回路を
形成した。
タ８のエミッタをダイオード6bを介して逆バイアス電源
5bの正極に接続し、該トランジスタ８の導通時にIGBT11
のゲートとエミッタとを抵抗9cを介して接続する回路を
形成した。
次に、動作について説明する。
順バイアス時はスイッチ10aをONし、スイッチ10bをOF
Fする。よって順バイアス電源5aの電圧がスイッチ10a、
抵抗9aを介してIGBT11のゲート・エミッタ間に順バイア
ス電圧として印加される。
Fする。よって順バイアス電源5aの電圧がスイッチ10a、
抵抗9aを介してIGBT11のゲート・エミッタ間に順バイア
ス電圧として印加される。
一方、逆バイアス時はスイッチ10aをOFFし、スイッチ
10bをONする。よって逆バイアス電源5bの電圧が抵抗9
a、スイッチ10bを介してIGBT11のゲート・エミッタ間に
逆バイアス電圧として印加される。
10bをONする。よって逆バイアス電源5bの電圧が抵抗9
a、スイッチ10bを介してIGBT11のゲート・エミッタ間に
逆バイアス電圧として印加される。
ところで、順バイアス時にIGBT11のコレクタ・エミッ
タ間電圧が、ツェナーダイオード７のツェナー電圧とNP
Nトランジスタ８のベース・エミッタ間ダイオードの順
バイアス電圧降下分の和から逆バイアス電源5bの電圧を
ひいた電圧を越えると、NPNトランジスタ８のベース・
エミッタ間には電源5aの電圧が、スイッチ10a、抵抗9
b、ツェナーダイオード７を介して印加されそのためベ
ース・エミッタ間は順バイアスされ、該トランジスタ８
は導通する。
タ間電圧が、ツェナーダイオード７のツェナー電圧とNP
Nトランジスタ８のベース・エミッタ間ダイオードの順
バイアス電圧降下分の和から逆バイアス電源5bの電圧を
ひいた電圧を越えると、NPNトランジスタ８のベース・
エミッタ間には電源5aの電圧が、スイッチ10a、抵抗9
b、ツェナーダイオード７を介して印加されそのためベ
ース・エミッタ間は順バイアスされ、該トランジスタ８
は導通する。
このとき、IGBT11のゲート・エミッタ間は抵抗9c、ト
ランジスタ８、及びダイオード6bにより短絡される。こ
のダイオード6bはトランジスタ８に対して逆耐圧を持た
せるものである。すなわち、通常のターンオフ時はスイ
ッチ10bがオンとなるため、トランジスタ８のコレクタ
・エミッタ間に対して電源5bの電圧が逆向きに加わる。
一般にトランジスタは逆耐圧が弱い。そこでダイオード
6bのカソード・アノード間に電源5bの電圧をもたせるこ
とにより、トランジスタ８を保護するものである。
ランジスタ８、及びダイオード6bにより短絡される。こ
のダイオード6bはトランジスタ８に対して逆耐圧を持た
せるものである。すなわち、通常のターンオフ時はスイ
ッチ10bがオンとなるため、トランジスタ８のコレクタ
・エミッタ間に対して電源5bの電圧が逆向きに加わる。
一般にトランジスタは逆耐圧が弱い。そこでダイオード
6bのカソード・アノード間に電源5bの電圧をもたせるこ
とにより、トランジスタ８を保護するものである。
このように、ゲート・エミッタ間が短絡されるため、
IGBT11のゲート・エミッタ間の電荷は逆電圧を印加した
場合に比較してゆるやかに放電され、その結果コレクタ
電流のターンオフはゆっくりと行われ、電流遮断時のラ
ッチアップを起こすことなく過電流保護を行うことがで
きる。
IGBT11のゲート・エミッタ間の電荷は逆電圧を印加した
場合に比較してゆるやかに放電され、その結果コレクタ
電流のターンオフはゆっくりと行われ、電流遮断時のラ
ッチアップを起こすことなく過電流保護を行うことがで
きる。
以上述べたように本発明のIGBTの過電流保護駆動回路
は、電流遮断時のラッチアップを起こすことなく過電流
保護を行うことができるので、IGBTがより広範囲な用途
に適用できるようになるものである。
は、電流遮断時のラッチアップを起こすことなく過電流
保護を行うことができるので、IGBTがより広範囲な用途
に適用できるようになるものである。
第１図は本発明のIGBTの過電流保護駆動回路の１実施例
を示す回路図、第２図はIGBTの等価回路図、第３図は従
来の過電流保護駆動回路を示す回路図である。 １……ＮチャネルFET、２……NPNトランジスタ ３……PNPトランジスタ、４……抵抗 5a……順バイアス電源、5b……逆バイアス電源 6,6a,6b……ダイオード、７……ツェナーダイオード ８……NPNトランジスタ、9a,9b,9c……抵抗 10a,10b……スイッチ、11……IGBT
を示す回路図、第２図はIGBTの等価回路図、第３図は従
来の過電流保護駆動回路を示す回路図である。 １……ＮチャネルFET、２……NPNトランジスタ ３……PNPトランジスタ、４……抵抗 5a……順バイアス電源、5b……逆バイアス電源 6,6a,6b……ダイオード、７……ツェナーダイオード ８……NPNトランジスタ、9a,9b,9c……抵抗 10a,10b……スイッチ、11……IGBT
Claims (1)
- 【請求項１】IGBTの通常のターンオフ時にはゲート・エ
ミッタ間に逆電圧を印加する駆動回路において、 抵抗とトランジスタとダイオードからなる直列回路をIG
BTのゲート・エミッタ間に接続するとともに、トランジ
スタのベースをツェナーダイオードを介してIGBTのコレ
クタに接続し、 コレクタ・エミッタ間の導通時に、IGBTのコレクタ・エ
ミッタ間電圧が所定の電圧を越えた場合には、前記トラ
ンジスタがオンし、IGBTのゲート・エミッタ間を短絡さ
せてIGBTのゲート・エミッタ間の電荷を放電させ、前記
IGBTのゲート・エミッタ間に逆電圧を印加することなく
IGBTをターンオフさせることを特徴とするIGBTの過電流
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111970A JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111970A JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282921A JPH01282921A (ja) | 1989-11-14 |
| JPH0810821B2 true JPH0810821B2 (ja) | 1996-01-31 |
Family
ID=14574702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111970A Expired - Lifetime JPH0810821B2 (ja) | 1988-05-09 | 1988-05-09 | Ｉｇｂｔの過電流保護駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810821B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348517A (ja) * | 1989-04-13 | 1991-03-01 | Mitsubishi Electric Corp | Ｉｇｂｔ素子の駆動回路 |
| KR0171713B1 (ko) * | 1995-12-12 | 1999-05-01 | 이형도 | 전력용 반도체 트랜지스터의 과전류 보호회로 |
| JP2009048405A (ja) * | 2007-08-20 | 2009-03-05 | Funai Electric Co Ltd | 通信装置 |
| CN101777756B (zh) * | 2009-12-25 | 2013-06-05 | 天津诺尔哈顿电器制造有限公司 | 用于绝缘栅双极晶体管的过流保护电路 |
| CN103500989A (zh) * | 2013-10-11 | 2014-01-08 | 济南诺顿科技有限公司 | 一种igbt的保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395724A (ja) * | 1986-10-13 | 1988-04-26 | Fuji Electric Co Ltd | Ｉｇｂｔのゲ−ト駆動回路 |
-
1988
- 1988-05-09 JP JP63111970A patent/JPH0810821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01282921A (ja) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| EP0065269B1 (en) | Switching device and circuit | |
| US7102864B2 (en) | Latch-up-free ESD protection circuit using SCR | |
| JPH0786587A (ja) | 半導体装置 | |
| JPS61107813A (ja) | 半導体装置 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH0531323B2 (ja) | ||
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0810821B2 (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| CA1064107A (en) | Four-layered semiconductor switch | |
| CA1046142A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| US20250392116A1 (en) | Short circuit protection of power switches | |
| JP3032745B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0237828A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPS6395722A (ja) | Ｉｇｂｔ素子の過電流保護回路 | |
| JPH02179262A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH01212022A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |