JPH01288914A - クロック断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 デジタル通信に用いるクロック信号の°断状態゛の検出
に関し、 クロック信号の°断状態゛によらず一定の時間にてクロ
ック断を検出することにより、回路規模の小形化を図る
ことを目的とし、 被検出クロックを基準の検出クロックと比較してクロッ
ク断を検出するものにおいて、被検出クロックの２分周
を行う分周器と、前記分周器の出力と検出クロックとを
入力し、該検出クロックが入力する毎に計数を繰り返し
て前記分周器の出力を、一段づつシフトを行うｍ段構成
のシフトレジスタと、前記分周器の出力と前記シフトレ
ジスタでｍ段の各ブロックの出力とを入力し、ｍ番目の
検出クロックにて全ての出力値がある−定植に揃ったと
きに一定しヘル値を出力する一致回路と、前記一致回路
の一定レベル値の出力と検出クロックとが入力したとき
にクロック断検出信号を出力するフリップフロ・ノブ回
路とを設け、ｍ＋　１番目の検出クロックにおいてクロ
ック断検出信号を出力するように構成する。

〔産業上の利用分野〕

本発明は、デジタル通信に用いるクロック信号の°断状
態゛の検出に関する。

情報通信機器におけるデジタル処理は、効率や経済性の
面で優れており広く用いられている。

このようなデジタル信号の処理を行う機器において、回
路および装置相互間の動作に時間的基準点を与え、同期
をとるためにクロック信号が用いられている。

すなわち、クロック信号はデジタル通信の基本信号であ
るために、信頼性の高いことが要求され、かつ小形の回
路で実現することが必要である。

〔従来の技術〕

従来のデジタル装置において、クロック信号の断には、
その°断状態′を考えると２種類ある。

即ちクロックがｈｉｇｈ　レベル′状態のまま停止する
場合と、’ＬＯ−レベル′状態のまま停止する場合であ
る。クロック断検出は、この両方の状態を検出する必要
がある。

従来方法では、被検出クロックの’ＬＯＷレベル断゛を
検出するカウンタと°ｈｉｇｈ”レベルを検出するカウ
ンタとをそれぞれ設ける二重構成とし、’ｈｉｇｈ’と
ＬＯＷ’　のいずれのレベルにてクロック断が生じても
検出可能としている。

第３図は従来の一実施例を示す回路図である。

図中、１１は第１の同期式カウンタ、１２は第２の同期
式カウンタ、１３〜１５はＮＯＴ、また１６はＯＲ。

１７はＦＦである。

被検出クロックは、第１の同期式カウンタ１１にはＮ０
Ｔ１３を介して、また、第２の同期式カウンタ１２には
直接にそれぞれのロード入力端子ＬＤに入力されている
。また検出クロックは、水晶発振器などの電源が遮断さ
れない限りクロックが供給される安定な信号であり、第
１の同期式カウンタ１１と第２の同期式カウンタ１２の
端子ＣＫにそれぞれ入力する。なお検出クロックには、
被検出クロックと同一周波数のクロックが使用される。

第１の同期式カウンタ１１に入力する被検出クロックの
入力レベルが°ＬＯＷ″であったときには、第２の同期
式カウンタ１２の入力レベルはｈｉｇｈ“となり、ロー
ド値’１０１１′がロードされる。

いま、被検出クロックの１番目のクロックが、’ｈｉｇ
ｈ’のレベル状態のまま停止したとする。第２の同期式
カウンタ１２はロード“１０１１”　の状態のまま停止
するが、第１の同期式カウンタ１１は次の検出クロック
からカウントアツプを進めてゆく。

この状態においても、なお被検出クロックが停止したま
まであるとすると、５カウント目の被検出クロック６の
“ｈｉｇｈ’レベルで第１の同期式カウンタ１１の端子
ＣＯの出力が°ｈｉｇｈ’となり、Ｎ０Ｔ１４を介して
第１の同期式カウンタ１１の端子ＥＮには“ＬＯＷ”　
レベルが入力してカウンタは停止し、端子ＣＯは“ｈｉ
ｇｈ’のレベルを維持する。

この゛ｈｉｇｈ’レベルの出力は、０Ｒ１６を経由して
ＦＦ１７の端子りに入力し、端子りに６カウント目の被
検出クロック７の°ｈｉｇｈ’のときに°ｈｉｇｈ’レ
ベルのクロック断検出信号を出力する。

次ぎに被検出クロックが“ＬＯＷ’　　レベルのまま停
止すると、逆に第２の同期式カウンタ１２がカウントア
・ノブして、５カウント目の被検出クロックの’ＬＯＷ
’　　レベルにおいて第２の同期式カウンタ１２の端子
ＣＯの出力がＬＯＷ’を維持し、０Ｒ１６を介してＦＦ
１７の端子りに入力し、端子りに６カウント目の被検出
クロック７のＬＯＷ’　　レベルのときにおいて、Ｌ０
１　　レベルのクロック断検出信号を出力する。

なお、ここでクロック断検出時間Ｔｄは、Ｔｄ　＝　（
Ｎ−Ｌ＋２）Ｘ　Ｔｆ ただし、Ｎはキャリアウド出力カウント（直、Ｌはカウ
ンタロード値、 Ｔｆは検出クロック断検出周期、 を示す。

第４図は、従来の一実施例の回路図でのタイミングを示
す図である。

（八）に示す被検出クロックが入力し、（Ｂ）に示すよ
うに検出クロックが１番目の被検出クロック１の“ｈｉ
ｇｈ”にて断となると、（Ｃ）に示すように第６番目の
被検出クロック６にて、第１の同期式カウンタ１１の端
子ＣＯの出力は°ＬＯ−′　よりｈｉｇｈ’に転じ、Ｆ
Ｆ１７より第７番目のクロック７においてｈｉｇｈ’に
転するクロック断検出信号を出力する。

逆に（Ｅ）に示す被検出クロック１がＬＯＷ’　にて断
となると（Ｆ）に示すように第６番目のクロック６にお
いて、第２の同期式カウンタ１２の端子ｃｏの出力は“
ｈｉｇｈ”よりＬＯＷ’　に転じてＦＦ１７より第７番
目のクロック７で“ＬＯｌ　に転するクロック断検出信
号を出力する。

上記したように、従来は二つの非同期ロードの機能を持
つ同期式カウンタを二重構成に設けてクロック断検出を
行っていた。

〔発明が解決しようとする課題〕〕 従って従来の非同期カウンタを用いた回路では、二重構
成を取る必要があるため、ＬＳＩにてクロック断検出回
路形成するときに、そのゲート規模が大きくなるという
問題が生じる。

本発明は、クロック信号の゛断状態°によらず一定の時
間にクロック断を検出することにより、回路規模の小形
化を図ることを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の一実施例を示す回路図である。

１は分周器であり、被検出クロックの２分周を行うもの
、 ２はシフトレジスタであり、前記分周器１の出力と検出
クロックとを入力し、該検出クロックが入力する毎に計
数を繰り返して前記分周器１の出力を一段づつシフトを
行い、ｍ段の各ブロフクより出力を行うもの、 ３は一致回路であり、前記分周器１の出力と前記シフト
レジスタ２のｍ個の各々の出力とを入力し、ｍ番目の検
出クロックにて全ての出力値がある一定値に揃ったとき
に一定レベル値を出力するものである。

４のフリップフロップ回路では、前記一致回路３の一定
レベル値の出力と検出クロックとが入力したときに、つ
ぎのｍ＋１番目の検出クロックにおいてクロック断検出
信号を出力するものである。

〔作　用〕

本発明では第２図に示すように、ｍ段構成のシフトレジ
スタ２において、分周器１の出力を検出クロックが入力
する毎に計数を行って一段づつシフトをさせ、各段より
の出力であるｍ個の各々の出力を一致回路３に加えるよ
うにする。

従って、一致回路３の一定値に揃ったｍ個の出力と分周
器１の出力と一致をとることにより、ｍ＋１番目の検出
クロックにおいてクロック断検出信号を出力することが
可能となる。

〔実施例〕

第１図は、本発明の一実施例を示す回路図である。

図中、１は分周器であり、被検出クロックを端子Ｔに入
力して２分周の計数を行った後、端子Ｑより出力する回
路である。

２は入力するクロックを記憶するシフトレジスタであり
、−例として５ブロツクからなるものを示す。分周器ｌ
で計数した被検出クロックを端子Ｓ口に、また検出クロ
ックは端子ＣＫに入力し、被検出クロックは検出クロッ
クが入力するごとに記憶する１ブロツクづつ順次シフト
される。

また、３は一致回路であり、シフトレジスタ２の０１〜
Ｑ５の出力がすべて°１゛または°０゛　となり、シフ
トレジスタ２の１゛または“０゛の出力が分周器１から
の出力と一致したとき“ｌ゛のレジスタの信号が出力す
る。なお４はフリップフロップ回路（以下ＦＦと称す）
であり、一致回路３の出力が１゛　のときに、その出力
端子Ｑよりクロック断検出信号を出力する。

本回路の特徴は、 １．シフトレジスタを監視カウンタの代わりに使用でき
る。

２、被検出クロックの゛断状態゛により検出回路が変わ
らない。

の２点であり、ＬＳＩ回路が簡単にできる。

なお、クロック断検出時間Ｔｄは、 Ｔｄ　−Ｔｆ　Ｘ　（ｍ＋１） ここで、Ｔｆは検出クロック周期 ｍはシフトレジスタ段数 である。

第２図は本発明のシフトレジスタ２と一致回路３の入力
と出力の一例を示す図である。

例えば−例として、被検出クロック断の後の検出クロッ
ク６において、断検出信号を出力する構成としている。

被検出クロックが、分周器ｌの端子Ｔに入力して端子０
から出力し、その出力をシフトレジスタ２の端子ＳＤに
入力する。なお、シフトレジスタ２は検出クロックに制
御されて動作する。

さて、被検出クロックが“断゛　しない場合におけるシ
フトレジスタ２の内容は、（Ａ）に示すように、Ｑｌ、
口２．０３、Ｑ４、Ｑ５の出力は“１０１０１”または
“０１０１０”が交互に現れる。ここでＳＤと示した信
号は、分周器ｌからシフトレジスタ２への入力信号であ
る。

この状態で、被検出クロックが゛断状態”　となるとシ
フトレジスタ２の端子ＳＤの入力は（Ｂ）に示すように
、’ｈｉｇｈ’または°ＬＯＷ’　の状態で保持される
。

次ぎに被検出クロックの断の後、シフトレジスタ２の段
数骨の検出クロックが入力すると（図２の場合は５クロ
ツク目）シフトレジスタ２の出力は、第１番目の検出ク
ロックで（Ｃ）に示す信号を、第２番目の検出クロック
で（Ｄ）に示す信号を、第３番目の検出クロックで（Ｅ
）に示す信号を、第４番目の検出クロックで（Ｆ）に示
す信号を出力する。

なお次ぎに人力する（Ｇ）に示す第５番目の検出クロッ
クにおいて、全てのレジスタのＱｌ、Ｑ２、Ｑ３．０４
．０５の出力は、“ＬＯＷ”　または°ｈｉｇｈ’に書
き換えられる。

ここでシフトレジスタ２の出力と分周器ｌの出力のレベ
ルが一致して、３の一致回路に入力したときには、一致
回路３からは゛ｈｉｇｈ’レベルの信号を出力する。そ
して次の６番目の検出クロックが入力したときクロック
断を検出してクロック断検出信号を出力する。このクロ
ック断検出信号は被検出クロックの供給が再開されるま
で、この状態を保持する。

以上の様にシフトレジスタ２と一致回路３を使用する事
によりクロックの゛断状態”によらない回路を構成出来
る。

〔発明の効果〕

以上説明したように、本発明によれば、クロック断の検
出回路を簡単な構成にできるため、ＬＳＩ回路のゲート
規模を縮小でき、この結果、動作速度の向上やテスタビ
リティの向上に貢献する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明のシフトレジスタ２と一致回路３の入力と出力の一例
を示す図、 第３図は従来の一実施例を示す回路図、第４図は従来の
一実施例の回路図でのタイミング示す図、 である。 図において、 １は分周器、 ２はシフトレジスタ、 ３は一致回路、 ４はＦＦ。 を示ず。 傷ｒ ４４ｉｔ。

Claims (1)

1. 【特許請求の範囲】 被検出クロックを基準の検出クロックと比較してクロッ
   ク断を検出するものにおいて、 被検出クロックの２分周を行う分周器（１）と、前記分
   周器（１）の出力と検出クロックとを入力し、該検出ク
   ロックが入力する毎に計数を繰り返して前記分周器（１
   ）の出力を、一段づつシフトを行うｍ段構成のシフトレ
   ジスタ（２）と、 前記分周器（１）の出力と前記シフトレジスタ（２）で
   ｍ段の各ブロックの出力とを入力し、ｍ番目の検出クロ
   ックにて全ての出力値がある一定値に揃ったときに一定
   レベル値を出力する一致回路（３）と、 前記一致回路（３）の一定レベル値の出力と検出クロッ
   クとが入力したときにクロック断検出信号を出力するフ
   リップフロップ回路（４）とを設け、ｍ＋１番目の検出
   クロックにおいてクロック断検出信号を出力することを
   特徴とするクロック断検出回路。