JPH01292843A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、４層以上の多層配線が施された半導体集積
回路に関するものである。

〔従来の技術〕

従来の４ｃ内の金属配線の一例を第３図、第４図に示す
。第３図は従来のＩＣ内のパターンの一部の平面図で、
り　Ｄ　、＋１３は金属配線、（２）はトランジスタを
示す。第４図は第３図に示すｂ−ｂにおける断面図を示
す。図において、（４）は第１層金属配線、（８）は絶
縁膜、（９）はシリコン基板である。

次に作用について説明する。従来の半導体集積回路は流
す電流量に比例した幅を二次元的に金属配線にもたせて
設計されていた。

〔発明が解決しようとする課題〕

従来の半導体集積回路は以上のように構成されているの
で、チップの集積密度が低く、チップの面積が大きくな
り、チップの製造コストが上がるという問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、多層配線を利用することで、従来の許容電流
量を変えることなく、配線幅を減らすことのできる半導
体集積回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明は、３層以上の多層配線を平行して配線させ、
互いに二次元的に同一位置で接続させた構造をもたせる
ことによって、配線の断面積を減らすことなく、すなわ
ち許容電流を変えることなく配線面積の減少を可能にし
たものである。

〔作用〕

この発明における半導体集積回路は、金属の配線幅を小
さくすることで従来の許容電流量を変えることなくチッ
プ面積を小さくすることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は半導体集積回路のパターンの一部の平面図である。

図において、（１）は金属配線、（２）はトランジスタ
、（３）はスルーホールである。

第２図は第１図に示すａ−ａにおける断面図である６図
において、（４）は第１層金属配線、（５）は第２層金
属配線、（６）は第３層金属配線、（７）は第４層金属
配線、員はスルーホールの幅、（８）は絶縁膜、（９）
はシリコン基板である。

次に作用について説明する。第２図に示すように３層以
上の金属配線から互いに二次元的に同一位置のスルーホ
ール（３）を介して金属接合し、従来例の第４図におけ
る第１層金属配線（４）と同一断面積を得ることによシ
許容電流値を変えることなく、配線幅を減らせる。

〔発明の効果〕

以上のように、この発明により従来の許容電流を変える
ことなく、チップ集積密度を上げ、チップの製造コスト
を区下させることができるという効果が上げられる。

【図面の簡単な説明】

第１図はこの発明に係る半導体集積回路の一実施例によ
るパターンの一部の平面図、第２図は第１図に示すａ−
ａにおける断面図、第３図は従来の半導体集積回路のパ
ターンの一部の平面図、第４図は第３図に示すｂ−ｂに
おける断面図である。 図において、（１）は金属配線、（２）はトランジスタ
、（３）はスルーホール、（４）は第１層金属配線、（
５）は第２層金属配線、（６）は第３層金属配線、（７
）は第４層金属配線、（δ）は絶縁板、（９）はシリコ
ン基板、α０はスルーホールの幅である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　４層以上の多層金属配線が施された半導体集積回路に
   おいて、上記金属配線の３層以上が互いに二次元的にみ
   て同一位置で接続された構造を少なくとも備えたことを
   特徴とする半導体集積回路。