JPH0129443B2 - - Google Patents

Info

Publication number
JPH0129443B2
JPH0129443B2 JP13312883A JP13312883A JPH0129443B2 JP H0129443 B2 JPH0129443 B2 JP H0129443B2 JP 13312883 A JP13312883 A JP 13312883A JP 13312883 A JP13312883 A JP 13312883A JP H0129443 B2 JPH0129443 B2 JP H0129443B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13312883A
Other languages
English (en)
Other versions
JPS6024716A (ja
Inventor
Koshin Namiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP13312883A priority Critical patent/JPS6024716A/ja
Priority to DE8484108562T priority patent/DE3474390D1/de
Priority to EP84108562A priority patent/EP0135039B1/en
Priority to US06/632,875 priority patent/US4555669A/en
Priority to KR1019840004333A priority patent/KR900004194B1/ko
Publication of JPS6024716A publication Critical patent/JPS6024716A/ja
Publication of JPH0129443B2 publication Critical patent/JPH0129443B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Noise Elimination (AREA)
  • Filters And Equalizers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号補間回路に係り、特にパルス状の
ノイズ又は短時間の信号の欠落によるノイズ等を
含む信号に対して、ノイズの発生している期間の
信号部分を別の信号により補間する回路に関す
る。
従来技術 第1図は従来の信号補間回路の一例の回路系統
図を示す。同図中、入力端子1に入来した入力信
号は入力アンプ2により低インピーダンスで出力
されて同じく低インピーダンスのスイツチ回路3
に供給される。スイツチ回路3は入力端子4より
のスイツチング信号によりスイツチング制御され
る電子回路で、通常はオン状態にある常閉のスイ
ツチ回路である。このスイツチ回路3を通過した
入力信号は出力アンプ5により増幅された後、出
力端子7へ出力される。この際、スイツチ回路3
の出力端と出力アンプ5の入力端子との間に一端
が接続されているホールド・コンデンサ6は大な
る負荷とはならず、入力信号は事実上そのまま出
力されていることになる。
かかる従来の信号補間回路において、入力端子
1に第2図Aに示す如きノイズ8を含む信号が入
来したものとすると、このノイズ8の重畳期間に
等しい期間ローレベルである第2図Bに示す如き
パルスが入力端子4を介してスイツチ回路3の印
加され、そのローレベル期間でスイツチ回路3を
オフ(開成)とする。その結果、ホールド・コン
デンサ6にはスイツチ回路3より信号電流が流れ
れ込まなくなり、また出力アンプ5は入力インピ
ーダンスが十分高く設定されていることから、コ
ンデンサ6の端子電圧は第2図Bに示したパルス
がハイレベルからローレベルに立下つた時点の電
圧が、パルスのローレベル期間保持されることに
なる。これにより、出力端子7には第2図Cに示
す如く、入力信号のノイズ8の部分がそのノイズ
入力直前の信号電圧に保持された電圧保持部分9
により補間された信号波形の出力信号が取り出さ
れる。これにより、入力信号に含まれていたノイ
ズ8は出力端子7には伝達されず、ノイズの低減
を行なうことができる。
この従来回路は、ノイズ入力直前の信号電圧を
保持する(所謂前値ホールド)ことによりノイズ
を低減する回路であり、例えばヘリカルスキヤン
VTRの回転ヘツドにより、音声信号で周波数変
調して得られたFM音声信号を磁気テープに記録
再生させ、高品位の再生音声を得るシステムにお
いて、回転ヘツドの再生信号出力切換時点で発生
するノイズを低減する目的で使用され、簡単に実
現でき、しかもかなりの妨害除去効果をもつてい
る。
しかし、この前値ホールドによる従来回路は信
号電圧を保持した部分に原信号波形との誤差によ
る三角状のノイズが発出し、この誤差は出力信号
が第3図Aに示す如く比較的低周波数の場合は同
図Bに示す如く比較的小なるノイズを発生させる
にすぎないが、出力信号が同図Cに示す如く比較
的高周波数の場合は同図Dに示す如く大なるノイ
ズを発生させてしまう。
このように、前値ホールドによる従来回路は、
出力信号(入力信号)の周波数が高いほど(より
正確には前値ホールドを行なつている時の信号の
スルーレートが高いほど)、ノイズの無い原信号
波形と出力信号波形との誤差が大となるという欠
点があつた。
そこで、従来、この欠点を除去するために第4
図に示す如き所謂傾斜ホールド方式による信号補
間回路が提案された。第4図中、第1図と同一構
成部分には同一符号を付し、その説明を省略す
る。第4図において、入力端子1より入来した第
5図Aに示す如きパルス状ノイズ16を有する入
力信号は、傾斜予測回路10に供給され、ここで
補間に必要な傾斜を予測されて同図Cに示す如き
波形の信号に変換された後、アンプ11を通して
スイツチ回路12に供給される。スイツチ回路1
2はスイツチ回路3と同様に、入力端子4よりの
スイツチング信号によりスイツチング制御され、
通常はオン状態にある常閉のスイツチ回路であ
る。スイツチ回路12の出力信号はホールド・コ
ンデンサ14に供給される一方、高入力インピー
ダンス、低出力インピーダンスのアンプ13を通
して電圧―電流変換回路15に供給される。
ここで、入力端子4には入力信号のノイズ16
の重畳期間に対応した期間ローレベルである第5
図Bに示す如きパルスが入来するので、この期間
スイツチ回路3及び12は夫々オフ(開成)状態
とされ、これによりコンデンサ6,14にはスイ
ツチ回路3及び12がオフとなる直前の電圧が保
持される。従つて、コンデンサ14の端子電圧は
第5図Dに示す如く、ノイズ16の重畳期間に電
圧保持部分17を有する波形となる。この端子電
圧はアンプ13を通して電圧―電流変換回路15
に供給され、ここで電圧―電流変換されて上記電
圧保持部分17のレベルに比例した電流となる。
ここで入力アンプ2の出力インピーダンス及び
スイツチ回路3のオン時のインピーダンスは夫々
充分低い値に設定されているので、第5図Bに示
したスイツチングパルスがスイツチ回路3をオフ
させていない限り、電圧―電流変換回路15の出
力電流はホールド・コンデンサ6には流れ込ま
ず、スイツチ回路3を通り入力アンプ2の出力段
側に流れてしまう。他方、スイツチ回路3がオフ
状態とされ、ホールド・コンデンサ6が入力アン
プ2から切り離された状態では、上記の出力電流
は第5図Eに示すようにホールド・コンデンサ6
に流れることになる。この結果、スイツチ回路3
がオフ状態であるノイズ16の重畳期間に対応し
た期間では、ホールド・コンデンサ6の端子電圧
は第1図に示す従来回路では第5図Fに破線18
で示す如き電圧保持部分が生ずるのに対し、第4
図に示す従来回路では電流による補正が行なわれ
て同図Fに実線19で示す如き電圧が得られる。
なお、第4図に示す従来回路の電流による補正
は、ホールド・コンデンサ6の電圧保持期間中
に、第5図Eに示す負極性の電流が流れ込むこと
により、ホールド・コンデンサ6の充電電荷を放
電させることによつて行なわれることとなる。
この第4図に示す従来回路は、傾斜予測回路1
0の設計が適正に行なわれている限り、前記した
前値ホールド方式の従来回路に比較して格段のノ
イズ低減効果を得ることができ、ノイズが無い原
信号波形との誤差は極めて小となる。
発明が解決しようとする問題点 しかるに、第4図に示す従来回路は、傾斜予測
回路10がCRによる微分回路をベースにした単
純な回路構成をとれ、また電圧―電流変換回路1
5も最も単純化すれば一本の定電流化抵抗で構成
しうるのに対し、アンプ11、スイツチ回路1
2、アンプ13及びホールド・コンデンサ14で
構成される第2のサンプルホールド回路が必要な
ため、回路規模は単純な前値ホールド方式と比較
してかなり大きなものとなり、コストが高く、大
型であるという問題点があつた。
そこで、本発明はサンプルホールド回路の出力
信号電圧を傾斜予測回路等を通してホールド・コ
ンデンサに帰還する一巡のループ構成とすること
により、上記の問題点を解決した信号補間回路を
提供することを目的とする。
問題点を解決するための手段 本発明は、出力インピーダンスが低く設定され
た入力アンプを通して入力された入力信号中に含
まれているノイズの入力直前の信号電圧をサンプ
ルし、かつ、そのサンプル値をノイズの発生期間
ホールド・コンデンサにホールドしてホールド・
コンデンサの端子電圧を入力インピーダンスが高
く設定された出力アンプを介して出力端子へ出力
するサンプルホールド回路と、出力端子へ出力さ
れる出力アンプの出力信号が分岐されて供給され
上記入力信号の傾斜を予測した信号を出力する傾
斜予測回路と、傾斜予測回路の出力信号を電圧―
電流変換して得た電流を該ホールド・コンデンサ
に供給する電圧―電流変換回路とより構成したも
のであり、以下その一実施例について第6図乃至
第8図と共に説明する。
実施例 第6図は本発明回路の一実施例の回路系統図を
示す。同図中、第1図と同一構成部分には同一符
号を付してある。入力端子1に入来した第7図A
に示す入力信号a中には、パルス状のノイズある
いは短時間の信号の欠落によるノイズ23が含ま
れている。このノイズ23の発生期間に対応した
期間ローレベルである第7図Bに示すスイツチン
グ信号bは、入力信号aから公知の方法によつて
生成され、入力端子4を介してスイツチ回路3に
供給される。入力アンプ2より取り出された入力
信号は、第1図と共に説明したように、スイツチ
ング信号bのハイレベル期間はスイツチ回路3を
通過してホールド・コンデンサ6に供給される一
方、出力アンプ5を通して出力端子7へ出力され
る。ここで、入力アンプ2の出力インピーダンス
とスイツチ回路3のオン時のインピーダンスは共
に充分に低く設定されているため、ホールド・コ
ンデンサ6は大きな負荷とならず、スイツチング
信号bが立下る時点の直前までは入力信号aが略
そのまま出力端子7へ出力されていることは、前
記した通りである。
しかして、出力アンプ5の出力信号は、本実施
例では傾斜予測回路20に供給され、ここで例え
ば微分される。これにより、入力アンプ2、スイ
ツチ回路3、出力アンプ5及びホールド・コンデ
ンサ6よりなるサンプルホールド回路において、
スイツチング信号bがローレベルとなり、スイツ
チ回路3をオフ状態とさせて行なわれる保持動作
期間内にどのような傾斜で補間してやれば、保持
動作を終えた時に入力信号とうまくつながるかの
信号が傾斜予測回路20より取り出される。第7
図Dはこの傾斜予測回路20の出力予測電圧dの
波形を示しており、電圧dが+側の時は入力信号
aの傾斜は上向きで、一側ならば傾斜は下向きで
あることを示す。
予測電圧dは遅延回路21に供給され、ここで
微小時間τだけ遅延された後電圧―電流変換回路
22に供給されて電圧―電流変換される。これに
より、電圧―電流変換回路22からは第7図Eに
示す如き波形の電流eが取り出されてホールド・
コンデンサ6とスイツチ回路3の出力端子と出力
アンプ5の入力端子との接続点に供給される。
しかしながら、前記したように、入力アンプ2
の出力インピーダンスとオン状態にある時のスイ
ツチ回路3のインピーダンスは共に充分低く設定
されており、かつ、出力アンプ5の入力インピー
ダンスは充分高く設定されているから、電流eは
スイツチ回路3がオンであるサンプリング期間
(スイツチング信号bのハイレベル期間)中には、
ホールド・コンデンサ6には流れ込まず、スイツ
チ回路3を通して入力アンプ2の出力段に流入し
ている。これに対し、スイツチ回路3がオフであ
る保持(ホールド)期間(スイツチング信号bの
ローレベル期間T)中には、スイツチ回路3のオ
フにより入力アンプ2とホールド・コンデンサ6
との接続が切離されるから、その時点よりも遅延
時間τに等しい時間だけ前の(過去)時点におけ
る入力信号aの傾斜予測電圧dによる電流fがホ
ールド・コンデンサ6に流れることになる。従つ
て、ホールド・コンデンサ6に電圧―電流変換回
路22により供給される電流波形は第7図Fにf
で示す如くになる。
これにより、もし電流fがなかつたとしたなら
ば、ホールド・コンデンサ6は上記の保持期間T
において弧立し、同電位を保持することとなり、
出力端子7には第2図Cに示した如き前値ホール
ド波形が出力されるが、本実施例では電流fによ
り保持期間T中のホールド・コンデンサ6の充電
電荷を放電させるので、微小時間τの遅れはある
が、スイツチング信号bが立下つた時点に略等し
い時点での信号傾斜予測に従つた傾斜で補間が行
なわれることとなる。
ホールド・コンデンサ6の保持期間Tの開始直
後の端子電圧は出力アンプ5を通して再び傾斜予
測回路20に供給され、ここで次の傾斜を予測さ
れるが、傾斜予測回路20は第7図Dに25で示す
如く保持期間Tの開始時点の電圧と略同じ電圧を
発生する。これは傾斜予測回路20が信号の微分
値を検出する回路であり、保持期間Tに入つた時
点での信号の微分値変化が少ない(折れ曲がりが
小さい)ことによつている。この電圧dは再び遅
延回路21、電圧―電流変換回路22を通してホ
ールド・コンデンサ6に供給され、補間が行なわ
れる。
以下、上記と同様の動作が繰り返され、ホール
ド・コンデンサ6→出力アンプ5→傾斜予測回路
20→遅延回路21→電圧―電流変換回路22→
ホード・コンデンサ6よりなる―巡のループ内
を、特別に新たなサンプルホールド回路を設ける
ことなく予測された傾斜値の情報が回ることによ
り、保持期間T中、略同じ傾斜でホールド・コン
デンサ6への充放電(本実施例では放電)が行な
われることになる。このようにして、出力アンプ
5より出力端子7へ第7図Cに示す如く、保持期
間Tにおいて上記電流fによる補正電圧部分24
を有する出力電圧cが取り出される。この出力電
圧cは入力信号aからノイズ23を除去したとき
の波形に極めて近似した波形となる。
第6図において、傾斜予測回路20の入力イン
ピーダンスが充分高い場合には、サンプルホール
ド回路内の出力アンプ5を省略することができ
る。
なお、上記のループのループゲインが低すぎる
と、出力端子7の出力信号波形は、保持期間T内
において第8図に破線で示す如くになり、また
ループゲインが高すぎると、同図に破線で示す
如くになり、いずれも保持期間Tの終了直後の信
号波形とのつながりがうまくいかない。このた
め、第8図に実線で示す如く、保持期間T内で
略同じ傾斜が維持されるようにして保持期間Tの
終了直後の信号波形と円滑に接続されるように、
上記のループゲインを調整する必要がある。この
ループゲインの調整方法としては、電圧―電流変
換回路15の変換特性を調整したり、傾斜予測回
路10のゲインを調整するなどの方法がある。
応用例 なお、本発明は上記の実施例に限定されるもの
ではなく、例えば遅延回路21は出力アンプ5の
出力端子よりホールド・コンデンサ6の一端(出
力アンプ5の入力端子)に到るループ内のどの位
置に設けてもよく、また上記のループを伝搬する
信号は必然的にμsオーダーの時間遅れを有するか
ら、実際にはスイツチング信号(ホールドパル
ス)bのパルス幅が30μs程度までなら、遅延回路
21を特別に設ける必要はなく省略することがで
きる。
効 果 上述の如く、本発明によれば、サンプルホール
ド回路の出力信号電圧を傾斜予測回路、電圧―電
流変換回路を夫々通してサンプルホールド回路内
のホールド・コンデンサに供給する一巡のループ
構成としたので、入力信号のノイズの発生期間に
上記傾斜予測回路で予測した傾斜に基づいて信号
を補間することができ、前記ホールド方式の従来
回路に比し大幅に補間誤差を少なくしたノイズ低
減出力信号を得ることがででき、また上記サンプ
ルホールド回路以外に他のサンプルホールド回路
を使用していないので、傾斜予測方式の従来回路
に比し極めて簡単、かつ、安価な回路構成とする
ことができ、また回路全体を小型化することがで
きる等の特長を有するものである。
【図面の簡単な説明】
第1図は前値ホールド方式の従来回路の一例を
示す回路系統図、第2図A〜Cは夫々第1図の動
作説明用タイミングチヤート、第3図A〜Dは
夫々第1図図示回路において入力信号周波数が低
いときと高いときにおける出力信号波形及び原信
号波形との誤差を示す図、第4図は傾斜予測方式
の従来回路の一例を示す回路系統図、第5図A〜
Fは夫々第4図図示回路の動作説明用タイミング
チヤート、第6図は本発明回路の一実施例を示す
回路系統図、第7図A〜Fは夫々第6図図示回路
の動作説明用タイミングチヤート、第8図は第6
図図示回路の要部のループゲインの高低による出
力信号波形の相違を説明するための図である。 1……入力端子、3,12……スイツチ回路、
6,14……ホールド・コンデンサ、7……出力
端子、9,17,18……電圧保持部分、10,
20……傾斜予測回路、15,22……電圧―電
流変換回路、19,24……電流による補正電圧
部分、21……遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 出力インピーダンスが低く設定された入力ア
    ンプを通して入力された入力信号中に含まれてい
    るノイズの入力直前の信号電圧をサンプルし、か
    つ、そのサンプル値を該ノイズの発生期間ホール
    ド・コンデンサにホールドして該ホールド・ココ
    ンデンサの端子電圧を入力インピーダンスが高く
    設定された出力アンプを介して出力端子へ出力す
    るサンプルホールド回路と、 該出力端子へ出力される該出力アンプの出力信
    号が分岐されれて供給され上記入力信号の傾斜を
    予測した信号を出力する傾斜予測回路と、 該傾斜予測回路の出力信号を電圧―電流変換し
    て得た電流を該ホールド・コンデンサに供給する
    電圧―電流変換回路とよりなり、 該サンプルホールド回路以外の他のサンプルホ
    ールド回路を設けることなく、該ノイズの発生期
    間に該傾斜予測回路で予測した傾斜に基づいて信
    号を補間することを特徴とする信号補間回路。
JP13312883A 1983-07-21 1983-07-21 信号補間回路 Granted JPS6024716A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13312883A JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路
DE8484108562T DE3474390D1 (en) 1983-07-21 1984-07-19 Noise reduction by linear interpolation using a single sample-and-hold circuit
EP84108562A EP0135039B1 (en) 1983-07-21 1984-07-19 Noise reduction by linear interpolation using a single sample-and-hold circuit
US06/632,875 US4555669A (en) 1983-07-21 1984-07-20 Noise reduction by linear interpolation using a single sample-and-hold circuit
KR1019840004333A KR900004194B1 (ko) 1983-07-21 1984-07-21 신호 보간회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13312883A JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路

Publications (2)

Publication Number Publication Date
JPS6024716A JPS6024716A (ja) 1985-02-07
JPH0129443B2 true JPH0129443B2 (ja) 1989-06-12

Family

ID=15097435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13312883A Granted JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路

Country Status (1)

Country Link
JP (1) JPS6024716A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283347A (ja) * 2002-03-26 2003-10-03 Toyota Industries Corp ノイズ除去回路及び信号処理回路
US11243241B2 (en) 2016-08-30 2022-02-08 Mitsubishi Electric Corporation Noise detection device

Also Published As

Publication number Publication date
JPS6024716A (ja) 1985-02-07

Similar Documents

Publication Publication Date Title
US6061279A (en) Delay circuit for analog signals
US4539527A (en) Noise reduction by linear interpolation using a dual function amplifier circuit
KR900004194B1 (ko) 신호 보간회로
JPH0129443B2 (ja)
US6608583B1 (en) Analog signal input circuit in analog signal processing apparatus
JP2932044B2 (ja) 信号調整回路
JPH0555924A (ja) ミユーテイング装置
JPS62223854A (ja) ビデオ信号再生装置
JPH0326676Y2 (ja)
JP2982273B2 (ja) 映像信号用a/d変換回路
JPS63237606A (ja) ノイズ補正回路
JPS5936326B2 (ja) ジカンジクゴサホセイソウチ
JPS6313524A (ja) パルス性雑音の低減装置
JPS6340417A (ja) 雑音除去装置
JP2570485B2 (ja) 信号補間回路
JPS6027472B2 (ja) 静止画像再生装置
KR930006586Y1 (ko) Vtr의 메모리 콘트롤 신호발생 회로
JP2807052B2 (ja) ビデオ信号抽出装置
JPH04192677A (ja) クランプ装置
JPS6313523A (ja) パルス性雑音の低減装置
JPH05284465A (ja) ドロップアウト補償回路
JPH11112285A (ja) フィルタ
JPH0640404B2 (ja) 走行テ−プの位相サ−ボ回路
JPH04267627A (ja) デジタル/アナログ変換回路
JPS5923929A (ja) パルス性雑音の低減装置