JPS6024716A - 信号補間回路 - Google Patents

信号補間回路

Info

Publication number
JPS6024716A
JPS6024716A JP13312883A JP13312883A JPS6024716A JP S6024716 A JPS6024716 A JP S6024716A JP 13312883 A JP13312883 A JP 13312883A JP 13312883 A JP13312883 A JP 13312883A JP S6024716 A JPS6024716 A JP S6024716A
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
noise
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13312883A
Other languages
English (en)
Other versions
JPH0129443B2 (ja
Inventor
Koshin Namiki
並木 康臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP13312883A priority Critical patent/JPS6024716A/ja
Priority to DE8484108562T priority patent/DE3474390D1/de
Priority to EP84108562A priority patent/EP0135039B1/en
Priority to US06/632,875 priority patent/US4555669A/en
Priority to KR1019840004333A priority patent/KR900004194B1/ko
Publication of JPS6024716A publication Critical patent/JPS6024716A/ja
Publication of JPH0129443B2 publication Critical patent/JPH0129443B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号補間回路に係り、特にパルス状のノイズ又
は短時間の信号の欠落によるノイズ等を含む信号に対し
て、ノイズの発注している期間の信号部分を別の信号に
より補間する回路に関する。
従来技術 第1図は従来の信号補間回路の一例の回路系統図を示す
。同図中、入力端子1に入来した入力信号は入力アンプ
2により低インピーダンスで出力されて同じく低インピ
ーダンスのスイッチ回路33に供給される。スイッチ回
路3は入力端子4よりのスイッチング信号によりスイッ
チング制御さ4する電子回路で、通常はオン状態にある
常閉のスイッチ回路である。このスイッチ回路3を通過
した入力信号は出力アンプ5により増幅された後、出力
端子7へ出力される。この際、スイッチ回路3の出力端
と出力アンプ5の入力端子との間に一端が接続されてい
るホールド・コンデンサ6は人なる負荷とはならず、入
力信号は事実上そのまま出力されていることになる。
かかる従来の信号補間回路において、入力端子1に第2
図(A)に示す如きノイズ8を含む信号が入来したもの
とすると、このノイズ8の重畳期間に等しい期間ローレ
ベルである第2図(B)に示す如ぎパルスが入力端子4
を介してスイッチ回路3に印加され、そのローレベル期
間でスイッチ回路3をオフ(開成)とする。その結果、
ホールド・コンデンサ6にはスイッチ回路3より信号電
流が流れ込まなくなり、また出力アンプ5は入力インピ
ーダンスが十分高く設定されていることがら、コンデン
サ6の端子電圧は第2図(B)に示したパルスがハイレ
ベルからローレベルに立下った時点の電圧が、パルスの
ローレベル期間保持されることになる。これにより、出
力端子7には第2図(C)に示す如く、入力信号のノイ
ズ80部分がそのノイズ入力直前の信号電圧に保持され
た電圧保持部分9により補間された信号波形の出力信号
が取り出される。これにより、入力信号に含まれていた
ノイズ8は出力端子7には伝達されず、ノイズの低減を
行なうことができる。
この従来回路は、ノイズ入力直前の信号電圧を保持する
(所謂前値ホールド)ことによりノイズを低減する回路
であり、例えばヘリカルスキ鬼7ンVTRの回転ヘッド
により、音声信号で周波数変調して得られたFM音声信
号を磁気テープに記録再生させ、高品位の再生音声を得
るシステムにJ3いて、回転ヘッドの再生信号用ツノ切
換時点で発生ずるノイズを低減する目的で使用され、簡
単に実現でき、しかもかなりの妨害除去効果をもってい
る。
しかし、この前値ホールドによる従来回路は信号電圧を
保持した部分に原信号波形との誤差による三角状のノイ
ズが発生し、この誤差は出力信号が第3図(A)に示ず
如く比較的低周波数の場合は同図(B)に示す如く比較
的小なるノイズを発生させるにすぎないが、出ツノ信号
が同図(C’)に示す如く比較的高周波数の場合は同図
(D)に示す如く大なるノイズを発生させてしまう。
このように、前値ホールドによる従来回路は、出力信号
(入力信号)の周波数が高いほど(より正確には前値ホ
ールドを行なっている時の信号のスルーレートが高いほ
ど)、ノイズの無い原信号波形と出力信号波形との誤差
が大となるという欠点があった。
そこで、従来、この欠点を除去するために第4図に示す
如き所謂傾斜ボールド方式による信号補間回路が提案さ
れた。第4図中、第1図と同一構成部分には同一符号を
付し、その説明を省略する。
第4図において、入力端子1より入来した第5図(A>
に示す如きパルス状ノイズ16を有する入力信号は、傾
斜予測回路10に供給され、ここで補間に必要な傾斜を
予測されて同図(C)に示す如き波形の信号に変換され
た後、アンプ11を通してスイッチ回路12に供給され
る。スイッチ回路12はスイッチ回路3と同様に、入力
端子4よりのスイッチング信号によりスイッチング制御
され、通常はオン状態にある常閉のスイッチ回路である
。スイッチ回路12の出力信号はボールド・コンデンサ
−14に供給される一方、高入力インピーダンス、低出
力インピーダンスのアンプ13を通して電圧−電流変換
回路15に供給される。
ここで、入力端子4には入力信号のノイズ16の重畳期
間に対応した期間ローレベルである第5図(B)に示す
如きパルスが入来するので、この期間スイッチ回路3及
び12は夫々オフ(開成〉状態とされ、これによりコン
デンサ6,14にはスイッチ回路3及び12がオフとな
る直前の電圧が保持される。従って、コンデンサ14の
端子電圧は第5図(D)に示す如く、ノイズ16の重畳
期間に電圧保持部分17を有する波形となる。この端子
電圧はアンプ13を通して電圧−電流変換回路15に供
給され、ここで電圧−電流変換されて上記電圧保持部分
17のレベルに比例した電流となる。
ここで入力アンプ2の出力インピーダンス及びスィッチ
回路30オン時のインピーダンスtよ夫々充分低い値に
設定されているので、第5図〈13)に示したスイツヂ
ングパルスがスイッチ回路3をオフさせていない限り、
電圧−電流変換回路15の出力電流はホールド・コンデ
ンサ6には流れ込まず、スイッチ回路3を通り入力アン
プ2の出力段側に流れてしまう。他方、スイッチ回路3
がオフ状態とされ、ホールド・コンデンサ6が入力アン
プ2から切り離された状態では、上記の出力電流は第5
図(E)に示すようにホールド・コンデンサ6に流れる
ことになる。この結果、スイッチ回路3がオフ状態であ
るノイズ16の重畳期間に対応した1υj間では、ホー
ルド・コンデンサ6の端子電圧は第1図に示寸従来回路
では第5図(F)に破線18で示す如ぎ電圧保持部分が
生ずるのに対し、第4図に示す従来回路では電流による
補正が行なわれて同図(F)に実線19で示寸如き電圧
が得られる。なお、第4図に示す従来回路の電流による
補正は、ホールド・コンデンサ6の電圧保持期間中に、
第5図(E)に示す負極性の電流が流れ込むことにJ:
す、ホールド・コンデンサ6の充電電荷を放電させるこ
とによって行なわれることとなる。
この第4図に示す従来回路は、傾斜予測回路10の設計
が適正に行なわれている限り、前記した前値ホールド方
式の従来回路に比較して格段のノイズ低減効果を得るこ
とができ、ノイズが無い原信号波形との誤差は極めて小
となる。
発明が解決しようとする問題点 しかるに、第4図に示す従来回路は、傾斜予測回路10
がCRによる微分回路をベースにした単純な回路構成を
とれ、また電圧−電流変換回路15も最も単純化すれば
一本の定電流化抵抗で構成しうるのに対し、アンプ11
.スイッチ回路12、アンプ13及びホールド・コンデ
ン・す14で構成される第2のサンプルホールド回路が
必要なため、回路規模は単純な前値ホールド方式と比較
してかなり大きなものとなり、コストが高く、大型であ
るという問題点があった。
そこで、本発明はサンプルホールド回路の出力信号電圧
を傾斜予測回路等を通してホールド・コンデンサに帰還
する一巡のループ構成とすることにより、上記の問題点
を解決した信号補間回路を提供することを目的とする。
問題点を解決するための手段 本発明は、入力信号中に含まれているノイズの入力直前
の信号電圧をサンプルし、かつ、そのサンプル値を該ノ
イズの発生期間ホールドしてノイズの低減された信号を
出力端子へ出力するサンプルボールド回路と、上記出力
端子へ出力される上記サンプルホールド回路内のホール
ド・コンデンサの端子電圧が供給され上記入力信号の傾
斜を予測した信号を出力する傾斜予測回路と、この傾斜
予測回路の出力信号各電圧−電流変換して得た電流を上
記ホールド・コンデンサに供給する電圧−電流変換回路
とより構成したものであり、以下その一実施例について
第6図乃至第8図と共に説明する。
実施例 第6図は本発明回路の一実施例の回路系統図を示す。同
図中、第1図と同一構成部分には同一符号を付しである
。入力端子1に入来した第7図(A)に示す入力信号a
中には、パルス状のノイズあるいは短時間の信号の欠落
によるノイズ23が含まれている。このノイズ23の発
生期間に対応した期間ローレベルである第7図(B)に
示Jスイッチング信号すは、入力信g aから公知の方
法によって生成され、入力端子4を介してスイッチ回路
3に供給される。入力アンプ2より取り出された入力信
号は、第1図と共に説明したように、スイッチング信号
すのハイレベル期間はスイッチ回路3を通過してホール
ド・コンデンサ6に供給される一方、出力アンプ5を通
して出力端子7へ出力される。ここで、入力アンプ2の
出力インピーダンスとスイッチ回路3のオン時のインピ
ーダンスは共に充分に低く設定されているため、ホール
ド・コンデンサ6は大きな負荷どならず、スイッチング
信号すが立下る時点の直前までは入力信号aが略そのま
ま出力端子7へ出力されていることは、前記した通りで
ある。
しかして、出力アンプ5の出力信号は、本実施例では傾
斜予測回路20に供給され、ここで例えば微分される。
これにより、入力アンブ2.スイッチ回路3.出力アン
プ5及びボールド・コンデンサ6よりなるサンプルホー
ルド回路において、スイッチング信号すがローレベルと
なり、スイッチ回路3をオフ状態とさゼて行なわれる保
持動作期間内にどのような傾斜′で補間してやれば、保
持動作を終えた時に入力信号とうまくつながるかの信号
が傾斜予測回路2oより取り出される。第7図(D)は
この傾斜予測回路2oの出力予測電圧dの波形を示して
おり、電圧dが+側の時は入力信号aの傾斜は上向きで
、−側ならば傾斜は下向きであることを示す。
予測電圧dは遅延回路21に供給され、ここで微小時間
τだけ遅延された後電圧−電流変換回路22に供給され
て電圧−電流変換される。これにより、電圧−電流変換
回路22がらは第7図(E)に示す如き波形の電流eが
取り出されてホールド・コンデンサ6とスイッチ回路へ
の出力端子と出ツノアンプ5の入力端子との接続点に供
給される。
しかしながら、前記したにうに、入ノ]アンプ2の出力
インピーダンスとオン状態にある時のスイッチ回路3の
インピーダンスは共に充分に低く設定されており、かつ
、(出力アンプ50入カインビーダンスは充分高く設定
されているから、電流eはスイッチ回路3がオンである
1ナンプリング期間(スイッチング信号すのハイレベル
期間)中には、ホールド・コンデンサ6には流れ込まず
、スイッチ回路3を通して入力アンプ2の出力段に流入
している。これに対し、スイッチ回路3がオフである保
持(ボールド)期間(スイッチング信号l〕のローレベ
ル期間工)中には、スイッチ回路3のオフにより入力ア
ンプ2どホールド・コンデンサ6との接続が切離される
から、その時点よりも遅延時間τに等しい時間だけ前の
(過去の)時点における入力信号aの傾斜予測電圧dに
よる電流fがホールド・コンデンサ6に流れることにな
る。従って、ホールド・コンデンサ6に電圧−電流変換
回路22より供給される電流波形は第7図(「)にfで
示す如くになる。
これにより、もし電流fがなかったどしたならば、ホー
ルド・コンデンサ6は上記の保持期間Tにおいて孤立し
、同電位を保持することとなり、出力端子7には第2図
(C)に示した如き前値ホールド波形が出力されるが、
本実施例では電流fにより保持期間T中のホールド・コ
ンデンサ6の充電電荷を放電させるので、微小時間τの
遅れはあるが、スイッチング信号わが立下った時点に略
等しい時点での信号傾斜予測に従った傾斜で補間が行な
われることとなる。
ボールド・コンデンサ6の保持期間Tの開始直後の端子
電圧は出力アンプ5を通して再び傾斜予測回路20に供
給され、ここで次の傾斜を予測されるが、傾斜予測回路
20は第7図(D>に25で示づ−如く保持期間Tの開
始時点の電圧と略同じ電圧を発生する。これは傾斜予測
回路20が信号の微分値を検出する回路であり、保持期
間Tに入った時点での信号の微分値変化が少ない(折れ
曲がりが小さい)ことによっている。この電圧dは再び
遅延回路21.電圧−電流変換回路22を通してホール
ド・コンデンサ6に供給され、補間が行なわれる。
以下、上記と同様の動作が繰り返され1.ホールド・コ
ンデンサ6→出力アンプ5→傾斜予測回路20→遅延回
路21→電圧−電流変換回路22→ボールド・コンデン
サ6よりなる一巡のループ内を、特別に新たなサンプル
ボールド回路を設(プることなく予測された傾斜値の情
報が回ることにより、保持期間T中、略同じ傾斜でホー
ルド・コンデンサ6への充放電(本実施例では放電)が
行なわれることになる。このようにして、出力アンプ5
より出力端子7へ第7図(C)に示り゛如く、保持期間
Tにおいて上記電流[による補正電圧部分24を有する
出力電圧Cが取り出される。この出力電圧Cは入力信号
aからノイズ23を除去したときの波形に極めて近似し
た波形となる。
なお、上記のループのループゲインが低づぎると、出力
端子7の出力信号波形は、保持期間T内において第8図
に破線■で示づ如くになり、またループゲインが高すぎ
ると、同図に破線■で示で如くになり、いずれも保持w
1間Tの終了直後の信号波形とのつながりがうまくいか
ない。このため、第8図に実線■で示す如く、保持期l
1JIT内で略同じ傾斜が維持されるようにして保持期
間Tの終了直後の信号波形と円滑に接続されるように、
上記のループゲインを調整する必要がある。このループ
ゲインの調整方法としては、電圧−電流変換回路15の
変換特性を調整したり、傾斜予測回路10のゲインを調
整′?l−るなどの方法がある。
応用例 なお、本発明は上記の実施例に限定されるものではなく
、例えば遅延回路21は出力アンプ5の出力端子よりホ
ールド・コンデンサ6の一端(出力アンプ5の入力端子
)に到るループ内のどの位置に設けてもよく、また上記
のループを伝搬する信号は必然的にμSオーダーの時間
遅れを有するから、実際にはスイッチング信号(ホール
ドパルス)bのパルス幅が30μs程度までなら、遅延
回路21を特別に設ける必要はなく省略することができ
る。
効果 上述の如く、本発明によれば、サンプルホールド回路の
出力信号電圧を傾斜予測回路、電圧−電流変換回路を夫
々通してサンプルホールド回路内のホールド・コンデン
サに供給する一巡のループ構成としたので、入力信号の
ノイズの発生期間lこ上記傾斜予測回路で予測した傾斜
に基づいて信号を補間することができ、前値ホールド方
式の従来回路に比し大幅に補間誤差を少なくしたノイズ
低減出力信号を得ることができ、また上記→ノーンプル
ボールド回路以外に他のサンプルホールド回路を使用し
ていないので、傾斜予測方式の従来回路に比し極めて簡
単、かつ、安価な回路構成とすることができ、また回路
全体を小型化することができる等の特長を有するもので
ある。
【図面の簡単な説明】
第1図は前値ボールド方式の従来回路の一例を示す回路
系統図、第2図(A)〜(C)は夫々第1図の動作説明
用タイミングチャート、第3図(A)〜(D)は夫々第
1図図示回路において入力信号周波数が低いときと高い
ときにおける出力信号波形及び原信号波形との誤差を示
す図、第4図は傾斜予測方式の従来回路の一例を示づ回
路系統図、第5図(A)〜(F)は夫々第4図図示回路
の動作説明用タイミングチャート、第6図&よ本発明回
路の一実施例を示す回路系統図、第7図(A)〜(F)
は夫々第6図図示回路の動作説明用タイミングチャート
、第8図は第6図図示回路の要部のループゲインの高低
にJ:る出力信号波形の相違を説明するための図である
。 1・・・入力端子、3.12・・・スイッチ回路、6゜
14・・・ホールド・コンデンサ、7・・・出力端子、
9゜17.18・・・電圧保持部分、’IQ、20・・
・傾斜予測回路、15.22・・・電圧−電流変換回路
、19゜24・・・電流による補正電圧部分、21・・
・遅延回路。 第5図 一吟間 第6図 第8図

Claims (1)

    【特許請求の範囲】
  1. 入力信号中に含まれているノイズの入力直前の信号電圧
    を→ノーンプルし、かつ、そのサンプル値を該ノイズの
    発生期間ホールドして該ノイズの低減された信号を出力
    端子へ出力するサンプルホールド回路ど、該出力端子へ
    出力される該ザンプルホールド回路内のホールド・コン
    デンサの端子電圧が供給され上記入力信号の傾斜を予測
    した信号を出力する傾斜予測回路と、該傾斜予測回路の
    出ノ〕信号を電圧−電流変換して得た電流を該ホールド
    ・コンデンサに供給する電圧−電流変換回路とよりなり
    、該サンプルホールド回路以外の他のサンプルホールド
    回路を設けることなく、該ノイズの発生期間に該傾斜予
    測回路で予測した傾斜に基づいて信号を補間することを
    特徴とする信号補間回路。
JP13312883A 1983-07-21 1983-07-21 信号補間回路 Granted JPS6024716A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13312883A JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路
DE8484108562T DE3474390D1 (en) 1983-07-21 1984-07-19 Noise reduction by linear interpolation using a single sample-and-hold circuit
EP84108562A EP0135039B1 (en) 1983-07-21 1984-07-19 Noise reduction by linear interpolation using a single sample-and-hold circuit
US06/632,875 US4555669A (en) 1983-07-21 1984-07-20 Noise reduction by linear interpolation using a single sample-and-hold circuit
KR1019840004333A KR900004194B1 (ko) 1983-07-21 1984-07-21 신호 보간회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13312883A JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路

Publications (2)

Publication Number Publication Date
JPS6024716A true JPS6024716A (ja) 1985-02-07
JPH0129443B2 JPH0129443B2 (ja) 1989-06-12

Family

ID=15097435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13312883A Granted JPS6024716A (ja) 1983-07-21 1983-07-21 信号補間回路

Country Status (1)

Country Link
JP (1) JPS6024716A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081794A1 (fr) * 2002-03-26 2003-10-02 Kabushiki Kaisha Toyota Jidoshokki Circuit de suppression du bruit et circuit de traitement des signaux
US11243241B2 (en) 2016-08-30 2022-02-08 Mitsubishi Electric Corporation Noise detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081794A1 (fr) * 2002-03-26 2003-10-02 Kabushiki Kaisha Toyota Jidoshokki Circuit de suppression du bruit et circuit de traitement des signaux
US11243241B2 (en) 2016-08-30 2022-02-08 Mitsubishi Electric Corporation Noise detection device

Also Published As

Publication number Publication date
JPH0129443B2 (ja) 1989-06-12

Similar Documents

Publication Publication Date Title
US6445320B1 (en) A/D conversion apparatus
JPH0237739B2 (ja)
JPS6024716A (ja) 信号補間回路
US6608583B1 (en) Analog signal input circuit in analog signal processing apparatus
JP2932044B2 (ja) 信号調整回路
JPS6218095B2 (ja)
JPH0555924A (ja) ミユーテイング装置
US6784654B2 (en) Signal reproduction block
JPS60117500A (ja) サンプル・ホ−ルド回路
JP3945389B2 (ja) 時間電圧変換器及び方法
JP2538277B2 (ja) 音響増幅器
JP2597650B2 (ja) クランプ回路
JPH0496517A (ja) 直線補間器
JP2638821B2 (ja) 積分型a−d及びd−a変換器
JPS63237606A (ja) ノイズ補正回路
JP2982273B2 (ja) 映像信号用a/d変換回路
JPS59160807A (ja) デイジタル信号記録再生装置
JPH082852Y2 (ja) スイッチングノイズ低減回路
JPH0783266B2 (ja) オフセット補償回路
JPH04189003A (ja) 任意波形発生器
JP2760329B2 (ja) 信号再生回路およびこれを用いた磁気ディスク装置
JPH0320097B2 (ja)
JPH04267627A (ja) デジタル/アナログ変換回路
JPS6340417A (ja) 雑音除去装置
JPH0640404B2 (ja) 走行テ−プの位相サ−ボ回路