JPH01295339A - 試験項目自動選択方式 - Google Patents
試験項目自動選択方式Info
- Publication number
- JPH01295339A JPH01295339A JP63126367A JP12636788A JPH01295339A JP H01295339 A JPH01295339 A JP H01295339A JP 63126367 A JP63126367 A JP 63126367A JP 12636788 A JP12636788 A JP 12636788A JP H01295339 A JPH01295339 A JP H01295339A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- device under
- items
- execution table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
発明の効果
〔概要〕
複数のテストプログラムを用いて試験を行う試験装置に
おいて、機能の異なる被試験装置毎に、複数のテストプ
ログラムの中から必要とするテストプログラムのみを自
動的に選択して実行することを可能とする試験項目自動
選択方式に関し、テストプログラムの作成工数や作成量
を減らして経済的にすると共に、試験装置の処理速度も
向上させることを目的とし、 異なる機能を持つ複数の被試験装置の中から接続された
被試験装置の各機能を試験するため、試験項目毎に作成
された複数のテストプログラムと、複数のテストプログ
ラムを実行する順序を指示する試験項目実行テーブルを
用い、試験項目実行テーブルが指示する順序で該テスト
プログラムを順次実行することにより、被試験装置の試
験を行う試験装置において、被試験装置の機能の差を通
知する機能情報に基づき、複数のテストプログラムの中
から被試験装置を試験する上で必要とするテストプログ
ラムのみを選択するように、試験項目実行テーブルの内
容を変更する手段を設け、被試験装置の試験を開始する
際に、被試験装置から機能情報を読取って試験項目実行
テーブルの内容を変更した後、変更済の試験項目実行テ
ーブルが指示する順序で、選択されたテストプログラム
を実行して、被試験装置の試験を行う構成とする。
おいて、機能の異なる被試験装置毎に、複数のテストプ
ログラムの中から必要とするテストプログラムのみを自
動的に選択して実行することを可能とする試験項目自動
選択方式に関し、テストプログラムの作成工数や作成量
を減らして経済的にすると共に、試験装置の処理速度も
向上させることを目的とし、 異なる機能を持つ複数の被試験装置の中から接続された
被試験装置の各機能を試験するため、試験項目毎に作成
された複数のテストプログラムと、複数のテストプログ
ラムを実行する順序を指示する試験項目実行テーブルを
用い、試験項目実行テーブルが指示する順序で該テスト
プログラムを順次実行することにより、被試験装置の試
験を行う試験装置において、被試験装置の機能の差を通
知する機能情報に基づき、複数のテストプログラムの中
から被試験装置を試験する上で必要とするテストプログ
ラムのみを選択するように、試験項目実行テーブルの内
容を変更する手段を設け、被試験装置の試験を開始する
際に、被試験装置から機能情報を読取って試験項目実行
テーブルの内容を変更した後、変更済の試験項目実行テ
ーブルが指示する順序で、選択されたテストプログラム
を実行して、被試験装置の試験を行う構成とする。
本発明は試験項目毎に作成された複数のテストプログラ
ムを用いて被試験装置の試験を行う試験装置に係り、特
に機能の異なる被試験装置毎に、該複数のテストプログ
ラムの中から、必要とするテストプログラムのみを自動
的に選択して実行することを可能とする試験項目自動選
択方式に関する。
ムを用いて被試験装置の試験を行う試験装置に係り、特
に機能の異なる被試験装置毎に、該複数のテストプログ
ラムの中から、必要とするテストプログラムのみを自動
的に選択して実行することを可能とする試験項目自動選
択方式に関する。
情報処理装置の試験を行う場合、試験項目毎に作成され
た複数のテストプログラムをプロセッサが実行すること
により、被試験装置の試験を行う試験装置が利用されて
いる。このような試験装置は機能の異なる被試験装置を
接続し、夫々の機能に合致した試験項目を試験するため
、総ての機能を試験し得るように作成された複数のテス
トプログラムの中から必要とするテストプログラムを実
行するようになっている。
た複数のテストプログラムをプロセッサが実行すること
により、被試験装置の試験を行う試験装置が利用されて
いる。このような試験装置は機能の異なる被試験装置を
接続し、夫々の機能に合致した試験項目を試験するため
、総ての機能を試験し得るように作成された複数のテス
トプログラムの中から必要とするテストプログラムを実
行するようになっている。
このような試験装置に供給するテストプログラムは経済
的であり、且つ、試験装置のテストプログラム実行時間
も少ないことが必要である。
的であり、且つ、試験装置のテストプログラム実行時間
も少ないことが必要である。
第5図は従来の技術を説明するブロック図である。
試験装置のプロセッサ1はROM2に格納されている初
期設定プログラムを読出して動作し、例えば、ディスク
制御回路4を経てディスク5に格納されている試験項目
実行テーブル8と初期設定プログラム9と試験項目プロ
グラム群10と終了処理プログラム11をメモリ3に格
納する。
期設定プログラムを読出して動作し、例えば、ディスク
制御回路4を経てディスク5に格納されている試験項目
実行テーブル8と初期設定プログラム9と試験項目プロ
グラム群10と終了処理プログラム11をメモリ3に格
納する。
プロセッサ目よメモリ3に格納された試験項目実行テー
ブル8を参照して、その指示に従いインタフェース回路
6を経て被試験装置7の試験を行う。
ブル8を参照して、その指示に従いインタフェース回路
6を経て被試験装置7の試験を行う。
第6図は試験項目実行テーブル→の一例を示す図である
。
。
試験項目実行テーブル8には、試験を開始するに当たり
必要とする初期設定を指示する初期設定項目と、機能の
異なる複数の被試験装置に対応して、総ての機能が試験
出来るように試験項目毎に作成された総てのテストプロ
グラムを指定するテストA〜テス)N迄の項目と、試験
終了に伴う処理を指示する終了処理項目が指定されてい
る。
必要とする初期設定を指示する初期設定項目と、機能の
異なる複数の被試験装置に対応して、総ての機能が試験
出来るように試験項目毎に作成された総てのテストプロ
グラムを指定するテストA〜テス)N迄の項目と、試験
終了に伴う処理を指示する終了処理項目が指定されてい
る。
プロセッサIは試験項目実行テーブル8の先頭に初期設
定が指定されているため、先ずメモリ3に格納された初
期設定プログラム9を読出して実行する。即ち、インタ
フェース回路6を経て被試験装置7のファームウェアに
データを与えて立ち上がらせ、テストプログラムを実行
する上で必要な機能情報を送出させる。即ち、例えば被
試験装置7の機能別に必要とする試験項目を選定するた
めの機能情報等である。
定が指定されているため、先ずメモリ3に格納された初
期設定プログラム9を読出して実行する。即ち、インタ
フェース回路6を経て被試験装置7のファームウェアに
データを与えて立ち上がらせ、テストプログラムを実行
する上で必要な機能情報を送出させる。即ち、例えば被
試験装置7の機能別に必要とする試験項目を選定するた
めの機能情報等である。
次ぎにプロセッサ1は試験項目実行テーブル8に指定さ
れている試験項目のテスl−Aを実行するため、メモリ
3に格納された試験項目プログラム群1(12)の中か
ら、テストプログラムを読出して、このテストプログラ
ムの実行を開始する。
れている試験項目のテスl−Aを実行するため、メモリ
3に格納された試験項目プログラム群1(12)の中か
ら、テストプログラムを読出して、このテストプログラ
ムの実行を開始する。
第7図は試験項目プログラム群→の一例を示す図である
。
。
試験項目プログラム群10には、試験項目実行テーブル
8のテストA〜テストN迄の項目に対応して、テストプ
ログラム■〜テストプログラム■迄が、■〜■に示す如
くメモリ3に格納されている。
8のテストA〜テストN迄の項目に対応して、テストプ
ログラム■〜テストプログラム■迄が、■〜■に示す如
くメモリ3に格納されている。
このテストプログラム■には、判別部■があり被試験装
置7の機能に対応して、テストプログラムA■の実行が
必要であるか否かを判定している。
置7の機能に対応して、テストプログラムA■の実行が
必要であるか否かを判定している。
従って、プロセッサlはインタフェース回路6を経て被
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムA■を実行する
か否か決定する。
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムA■を実行する
か否か決定する。
判定部■がテストプログラム八〇の実行が必要と判定す
ると、プロセッサ1はテストプログラムA■が指示する
内容の試験をインタフェース回路6を経て被試験装置7
に対して実行するが、テストプログラムA■の実行は不
要と判定されると、テストプログラムA■の実行を中止
し、試験項目実行テーブル8を参照して、テスI−Aの
次に指定されている試験項目のテストBを実行するため
、試験項目プログラム群lOの中から、テストプログラ
ム■を続出して、このテストプログラム■の実行を開始
する。
ると、プロセッサ1はテストプログラムA■が指示する
内容の試験をインタフェース回路6を経て被試験装置7
に対して実行するが、テストプログラムA■の実行は不
要と判定されると、テストプログラムA■の実行を中止
し、試験項目実行テーブル8を参照して、テスI−Aの
次に指定されている試験項目のテストBを実行するため
、試験項目プログラム群lOの中から、テストプログラ
ム■を続出して、このテストプログラム■の実行を開始
する。
このテストプログラム■には、判別部■があり被試験装
置7の機能に対応して、テストプログラムB■の実行が
必要であるか否かを判定している。
置7の機能に対応して、テストプログラムB■の実行が
必要であるか否かを判定している。
従って、プロセッサlはインタフェース回路6を経て被
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムB(13)を実
行するか否か決定する。
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムB(13)を実
行するか否か決定する。
そして、テストプログラムB■の実行が必要ならば前記
同様にして、テストプログラムB■の指示する内容の試
験を被試験装置7に対して実行するが、不要と判定され
ると、テストプログラムB■の実行を中止し、試験項目
実行テーブル8を参照して、テストBの次に指定されて
いる試験項目を実行するため、試験項目プログラム群1
(12)の中から、テストプログラム■の次のテストプ
ログラムを読出して、このテストプログラムの実行を開
始する。
同様にして、テストプログラムB■の指示する内容の試
験を被試験装置7に対して実行するが、不要と判定され
ると、テストプログラムB■の実行を中止し、試験項目
実行テーブル8を参照して、テストBの次に指定されて
いる試験項目を実行するため、試験項目プログラム群1
(12)の中から、テストプログラム■の次のテストプ
ログラムを読出して、このテストプログラムの実行を開
始する。
このようなの動作を繰り返し、プロセッサlは試験項目
実行テーブル8の試験項目の最後に指定されているテス
トNを実行するため、試験項目プログラム群1(12)
の中から、テストプログラム■を続出して、このテスト
プログラム■の実行を開始する。
実行テーブル8の試験項目の最後に指定されているテス
トNを実行するため、試験項目プログラム群1(12)
の中から、テストプログラム■を続出して、このテスト
プログラム■の実行を開始する。
このテストプログラム■には、判別部■があり被試験装
置7の機能に対応して、テストプログラムN■の実行が
必要であるか否かを判定している。
置7の機能に対応して、テストプログラムN■の実行が
必要であるか否かを判定している。
従って、プロセッサlはインタフェース回路6を経て被
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムN■を実行する
か否か決定する。
試験装置7が送出した機能情報に基づき、判定部■に実
行の要否を判定させ、テストプログラムN■を実行する
か否か決定する。
このように、プロセッサ1は試験項目実行テーブル8に
指定されている総ての試験項目テスl−A〜テストNに
対応するテストプログラム■〜■を実行した後、試験項
目実行テーブル8に指定されている終了処理を参照し、
終了処理プログラム11を読出して、試験した結果を集
計する等の終了処理を行う。
指定されている総ての試験項目テスl−A〜テストNに
対応するテストプログラム■〜■を実行した後、試験項
目実行テーブル8に指定されている終了処理を参照し、
終了処理プログラム11を読出して、試験した結果を集
計する等の終了処理を行う。
上記の如〈従来の試験装置は、機能の異なる被試験装置
7を接続して試験する場合、総ての機能を試験出来るよ
うに作成された複数のテストプログラムΦ〜■の中から
、被試験装置7の備えた機能のみを試験するため、必要
とするテストプログラムを選択して実行するが、実行す
る必要があるか否かを判定する判定部■〜■が夫々各テ
ストプログラム■〜■に設けであるため、必要の無いテ
ストプログラムも実行を開始して、判定部■〜■の判定
結果に基づき、最後まで実行するか否かを決定している
。
7を接続して試験する場合、総ての機能を試験出来るよ
うに作成された複数のテストプログラムΦ〜■の中から
、被試験装置7の備えた機能のみを試験するため、必要
とするテストプログラムを選択して実行するが、実行す
る必要があるか否かを判定する判定部■〜■が夫々各テ
ストプログラム■〜■に設けであるため、必要の無いテ
ストプログラムも実行を開始して、判定部■〜■の判定
結果に基づき、最後まで実行するか否かを決定している
。
従って、試験装置のプロセッサlが不必要なテストプロ
グラムを読出すという無駄な動作を行うため試験装置の
処理速度が低下すると共に、夫々のテストプログラム■
〜■に判定部■〜■を設けるため作成工数が増大し、テ
ストプログラム■〜■の作成量も多くなり経済的で無い
という問題がある。
グラムを読出すという無駄な動作を行うため試験装置の
処理速度が低下すると共に、夫々のテストプログラム■
〜■に判定部■〜■を設けるため作成工数が増大し、テ
ストプログラム■〜■の作成量も多くなり経済的で無い
という問題がある。
本発明はこのような問題点に鑑み、初期設定プログラム
9を実行した時、被試験装置7が送出する機能情報に基
づき、試験項目実行テーブル8を変更して、必要の無い
テスト項目を削除させ、プロセッサ1がこの変更した試
験項目実行テーブルを参照した時、不要のテスト項目に
対応するテストプログラムは読出さないようにして、プ
ロセッサlの無駄な動作を排除し、各テストプログラム
■〜■の判定部■〜(13)を削除することで、テスト
プログラムの作成工数や作成量を減らして経済的にする
と共に、試験装置の処理速度も向上させることを目的と
している。
9を実行した時、被試験装置7が送出する機能情報に基
づき、試験項目実行テーブル8を変更して、必要の無い
テスト項目を削除させ、プロセッサ1がこの変更した試
験項目実行テーブルを参照した時、不要のテスト項目に
対応するテストプログラムは読出さないようにして、プ
ロセッサlの無駄な動作を排除し、各テストプログラム
■〜■の判定部■〜(13)を削除することで、テスト
プログラムの作成工数や作成量を減らして経済的にする
と共に、試験装置の処理速度も向上させることを目的と
している。
第1図は本発明の原理ブロック図である。
第5図と同一符号は同一機能のものを示す。プロセッサ
1は、メモリ3に格納された試験項目実行テーブル12
を参照して、その指示に従いインタフェース回路6を経
て被試験装置7の試験を行う。
1は、メモリ3に格納された試験項目実行テーブル12
を参照して、その指示に従いインタフェース回路6を経
て被試験装置7の試験を行う。
試験項目実行テーブル12には、試験を開始するに当た
り必要とする初期設定を指示する初期設定項目と、接続
頻度の高い被試験装置に適した試験が出来るようにテス
トプログラムを選択した試験項目と、試験終了に伴う処
理を指示する終了処理項目が、初期値として設定される
。
り必要とする初期設定を指示する初期設定項目と、接続
頻度の高い被試験装置に適した試験が出来るようにテス
トプログラムを選択した試験項目と、試験終了に伴う処
理を指示する終了処理項目が、初期値として設定される
。
プロセッサ1は試験項目実行テーブル12の先頭に初期
設定が指定されているため、先ずメモリ3に格納された
初期設定プログラム9を読出して実行する。即ち、イン
タフェース回路6を経て被試験装置7のファームウェア
にデータを与えて立ち上がらせ、ナス1−プログラムを
実行する上で必要な機能情報を送出させる。即ち、被試
験袋W7の機能別に必要とする試験項目を選定するため
の機能情報等である。
設定が指定されているため、先ずメモリ3に格納された
初期設定プログラム9を読出して実行する。即ち、イン
タフェース回路6を経て被試験装置7のファームウェア
にデータを与えて立ち上がらせ、ナス1−プログラムを
実行する上で必要な機能情報を送出させる。即ち、被試
験袋W7の機能別に必要とする試験項目を選定するため
の機能情報等である。
プロセッサ1はメモリ3の変更手段13の指示に基づき
、試験項目実行テーブル12に設定されている試験項目
が、被試験袋W7が送出した機能情報から得られた試験
に必要な試験項目と一致しているか調べる。そして、一
致していれば試験項目実行テーブル12の試験項目を変
更しないが、一致しない場合は被試験装置7の機能を試
験するために必要な試験項目に変更する。
、試験項目実行テーブル12に設定されている試験項目
が、被試験袋W7が送出した機能情報から得られた試験
に必要な試験項目と一致しているか調べる。そして、一
致していれば試験項目実行テーブル12の試験項目を変
更しないが、一致しない場合は被試験装置7の機能を試
験するために必要な試験項目に変更する。
プロセッサIは次に試験項目実行テーブル12に設定さ
れた試験項目を読出し、メモリ3に格納された試験項目
プログラム群1(12)の中から、この試験項目に対応
するテストプログラムを続出して実行する。そして、試
験項目実行テーブル12に設定された総ての試験項目に
対応したテストプログラムを実行すると、終了処理プロ
グラム11を読出して実行する3 プロセッサ1は次に被試験装置14が接続されると、試
験項目実行テーブル12を参照し、先頭に初期設定が指
定されているため、メモリ3の初期設定プログラム9を
読出して実行し、インタフェース回路6を経て被試験装
置14のファームウェアにデータを与えて立ち上がらせ
、テストプログラムを実行する上で必要な機能情報を送
出させる。
れた試験項目を読出し、メモリ3に格納された試験項目
プログラム群1(12)の中から、この試験項目に対応
するテストプログラムを続出して実行する。そして、試
験項目実行テーブル12に設定された総ての試験項目に
対応したテストプログラムを実行すると、終了処理プロ
グラム11を読出して実行する3 プロセッサ1は次に被試験装置14が接続されると、試
験項目実行テーブル12を参照し、先頭に初期設定が指
定されているため、メモリ3の初期設定プログラム9を
読出して実行し、インタフェース回路6を経て被試験装
置14のファームウェアにデータを与えて立ち上がらせ
、テストプログラムを実行する上で必要な機能情報を送
出させる。
そして、前記同様に変更手段13の指示に基づき、試験
項目実行テーブル12に設定されている試験項目が、被
試験装置14が送出した機能情報から得られた試験に必
要な試験項目と一致しているか調べる。そして、一致し
ていれば試験項目実行テーブル12の試験項目を変更し
ないが、被試験装置7と被試験装置14の機能が異なり
、試験項目実行テーブル12に設定されている試験項目
が一致しない場合は被試験装置14の機能を試験するた
めに必要な試験項目に変更する。
項目実行テーブル12に設定されている試験項目が、被
試験装置14が送出した機能情報から得られた試験に必
要な試験項目と一致しているか調べる。そして、一致し
ていれば試験項目実行テーブル12の試験項目を変更し
ないが、被試験装置7と被試験装置14の機能が異なり
、試験項目実行テーブル12に設定されている試験項目
が一致しない場合は被試験装置14の機能を試験するた
めに必要な試験項目に変更する。
そして、変更処理した試験項目実行テーブル12の試験
項目を読出して被試験装置14の試験を前記同様に実行
する。
項目を読出して被試験装置14の試験を前記同様に実行
する。
上記の如く構成することにより、プロセッサ1は変更手
段13の指示により、試験項目実行テープル12に設定
されている試験項目を、被試験装置の機能を試験するた
めに必要な試験項目に変更するため、各テストプログラ
ム毎に実行するか否かを判定する判定部が不要となり、
テストプログラムの作成工数や作成量を減らして経済的
にすると共に、プロセッサ1が試験項目プログラム群I
Oの中から必要の無いテストプログラムを読出す無駄な
動作を不要とするため、試験装置の処理速度も向上させ
ることが出来る。
段13の指示により、試験項目実行テープル12に設定
されている試験項目を、被試験装置の機能を試験するた
めに必要な試験項目に変更するため、各テストプログラ
ム毎に実行するか否かを判定する判定部が不要となり、
テストプログラムの作成工数や作成量を減らして経済的
にすると共に、プロセッサ1が試験項目プログラム群I
Oの中から必要の無いテストプログラムを読出す無駄な
動作を不要とするため、試験装置の処理速度も向上させ
ることが出来る。
第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するフローチャートで、第
4図は第2図の動作を説明する図である。
第3図は第2図の動作を説明するフローチャートで、第
4図は第2図の動作を説明する図である。
第5図と同一符号は同一機能のものを示す。プロセッサ
1はROM2に格納されている初期設定プログラムを読
出して動作し、ディスク制御回路4を経てディスク5に
格納されている試験項目実行テーブル12と初期設定プ
ログラム9と試験項目プログラム群10と終了処理プロ
グラム11をメモリ3に格納する。
1はROM2に格納されている初期設定プログラムを読
出して動作し、ディスク制御回路4を経てディスク5に
格納されている試験項目実行テーブル12と初期設定プ
ログラム9と試験項目プログラム群10と終了処理プロ
グラム11をメモリ3に格納する。
そして、プロセッサ1は第3図に示す如く、メモリ3に
格納された試験項目実行テーブル12を参照して、その
指示に従いインタフェース回路6を経て被試験装置7の
試験を行う。この被試験装置7は接続頻度の高い装置で
あり、第4図(alの被試験袋W7に示す如く、試験項
目パターンがA。
格納された試験項目実行テーブル12を参照して、その
指示に従いインタフェース回路6を経て被試験装置7の
試験を行う。この被試験装置7は接続頻度の高い装置で
あり、第4図(alの被試験袋W7に示す如く、試験項
目パターンがA。
B、C,E、Gであるものとする。
試験項目実行テーブル12には、試験を開始するに当た
り必要とする初期設定を指示する初期設定項目と、接続
頻度の高い被試験装置に適した試験が出来るようにテス
トプログラムを選択した試験項目と、試験終了に伴う処
理を指示する終了処理項目が、初期値として設定される
ため、第4開山)に示す如く、初期設定とテストA、テ
ストB、テストC、テストE1テストG及び終了処理が
設定されている。
り必要とする初期設定を指示する初期設定項目と、接続
頻度の高い被試験装置に適した試験が出来るようにテス
トプログラムを選択した試験項目と、試験終了に伴う処
理を指示する終了処理項目が、初期値として設定される
ため、第4開山)に示す如く、初期設定とテストA、テ
ストB、テストC、テストE1テストG及び終了処理が
設定されている。
プロセッサ1は試験項目実行テーブル12の先頭に初期
設定が指定されているため、第3図に示す如く、先ずメ
モリ3に格納された初期設定プログラム9を読出して実
行する。即ち、インタフェース回路6を経て被試験装置
7のファームウェアにデータを与えて立ち上がらせ、テ
ストプログラムを実行する上で必要な機能情報を送出さ
せる。
設定が指定されているため、第3図に示す如く、先ずメ
モリ3に格納された初期設定プログラム9を読出して実
行する。即ち、インタフェース回路6を経て被試験装置
7のファームウェアにデータを与えて立ち上がらせ、テ
ストプログラムを実行する上で必要な機能情報を送出さ
せる。
即ち、被試験装置7の機能別に必要とする試験項目を選
定するための機能情報等である。
定するための機能情報等である。
プロセッサlはメモリ3の変更指示プログラム15の指
示に基づき、試験項目実行テーブル12に設定されてい
る試験項目が、被試験装置7が送出した機能情報から得
られた試験に必要な試験項目と一致しているか、第3図
に示す如く調べる。
示に基づき、試験項目実行テーブル12に設定されてい
る試験項目が、被試験装置7が送出した機能情報から得
られた試験に必要な試験項目と一致しているか、第3図
に示す如く調べる。
この場合は一致しているため試験項目実行テーブル12
の試験項目を変更しない。
の試験項目を変更しない。
プロセッサ1は次に試験項目実行テーブル12に設定さ
れた試験項目を読出し、メモリ3に格納された第4図+
d)に示す如き試験項目プログラム群1(12)の中か
ら、この試験項目に対応するテストプログラムを読出し
て実行する。即ち、第4開山)に示すテストAに対応す
るテストプログラムAを読出して実行し、テストBに対
応するテストプログラムBを読出して実行し、テストC
に対応するテストプログラムCを読出して実行し、テス
トEに対応するテストプログラムEを読出して実行し、
テストGに対応するテストプログラムGを読出して実行
する。そして、終了処理プログラム11を読出して実行
する。
れた試験項目を読出し、メモリ3に格納された第4図+
d)に示す如き試験項目プログラム群1(12)の中か
ら、この試験項目に対応するテストプログラムを読出し
て実行する。即ち、第4開山)に示すテストAに対応す
るテストプログラムAを読出して実行し、テストBに対
応するテストプログラムBを読出して実行し、テストC
に対応するテストプログラムCを読出して実行し、テス
トEに対応するテストプログラムEを読出して実行し、
テストGに対応するテストプログラムGを読出して実行
する。そして、終了処理プログラム11を読出して実行
する。
そして、試験終了か調べ、終了でなく被試験装置14が
接続されると、試験項目実行テーブル12を参照するル
ーチンに戻り、プロセッサ1は試験項目実行テーブル1
2を参照する。そして、先頭に初期設定が指定されてい
るため、メモリ3の初期設定プログラム9を読出して実
行し、インタフェース回路6を経て被試験装置14のフ
ァームウェアにデータを与えて立ち上がらせ、テストプ
ログラムを実行する上で必要な機能情報を送出させる。
接続されると、試験項目実行テーブル12を参照するル
ーチンに戻り、プロセッサ1は試験項目実行テーブル1
2を参照する。そして、先頭に初期設定が指定されてい
るため、メモリ3の初期設定プログラム9を読出して実
行し、インタフェース回路6を経て被試験装置14のフ
ァームウェアにデータを与えて立ち上がらせ、テストプ
ログラムを実行する上で必要な機能情報を送出させる。
プdセッサlは前記同様に、変更指示プログラム15の
指示に基づき、第3図に示す如く、試験項目実行テーブ
ル12に設定されている試験項目が、被試験装置14が
送出した機能情報から得られた試験に必要な試験項目と
一致しているか調べる。
指示に基づき、第3図に示す如く、試験項目実行テーブ
ル12に設定されている試験項目が、被試験装置14が
送出した機能情報から得られた試験に必要な試験項目と
一致しているか調べる。
被試験袋!14の試験項目パターンは第4図(alの被
試験装置14に示す如く、A、B、D、E。
試験装置14に示す如く、A、B、D、E。
F、 Hであるとすると、被試験装置7と被試験装置1
4の機能が異なり、試験項目実行テーブル12に設定さ
れている試験項目が一致しない。従って、プロセッサI
は変更指示プログラムI5の指示に基づき、試験項目実
行テーブル12の内容を被試験装置14の機能を試験す
るために必要な試験項目に変更する。
4の機能が異なり、試験項目実行テーブル12に設定さ
れている試験項目が一致しない。従って、プロセッサI
は変更指示プログラムI5の指示に基づき、試験項目実
行テーブル12の内容を被試験装置14の機能を試験す
るために必要な試験項目に変更する。
即ち、第4図(e)に示す如く、第4図(b)に示す内
容を変更して、テストCとテストGを削除し、テストD
とテストFとテストHを追加する。
容を変更して、テストCとテストGを削除し、テストD
とテストFとテストHを追加する。
ここで、プロセッサ1は試験項目実行テーブル12に設
定された試験項目を読出し、メモリ3に格納された第4
図(dlに示す如き試験項目プログラム群1(12)の
中から、この試験項目に対応するテストプログラムを読
出して実行する。即ち、第4図(C)に示すテスI−A
に対応するテストプログラムAを読出して実行し、テス
トBに対応するテストプログラムBを読出して実行し、
テストDに対応するテストプログラムDを読出して実行
し、テストEに対応するテストプログラムEを読出して
実行し、テストFに対応するテストプログラムFを読出
して実行し、テストHに対応するテストプログラムHを
読出して実行する。そして、終了処理プログラム11を
読出して実行する。
定された試験項目を読出し、メモリ3に格納された第4
図(dlに示す如き試験項目プログラム群1(12)の
中から、この試験項目に対応するテストプログラムを読
出して実行する。即ち、第4図(C)に示すテスI−A
に対応するテストプログラムAを読出して実行し、テス
トBに対応するテストプログラムBを読出して実行し、
テストDに対応するテストプログラムDを読出して実行
し、テストEに対応するテストプログラムEを読出して
実行し、テストFに対応するテストプログラムFを読出
して実行し、テストHに対応するテストプログラムHを
読出して実行する。そして、終了処理プログラム11を
読出して実行する。
そして、試験終了か調べ、試験終了であれば動作を終了
させる。
させる。
以上説明した如く、本発明はプロセッサが変更指示プロ
グラムの指示により、試験項目実行テーブルに設定され
ている試験項目を、被試験装置の機能を試験するために
必要な試験項目に変更するため、各テストプログラム毎
に実行するか否かを判定する判定部が不要となり、テス
トプログラムの作成工数や作成量を減らして経済的にす
ると共に、プロセッサが試験項目プログラム群の中から
必要の無いテストプログラムを読出す無駄な動作を不要
とするため、試験装置の処理連麿を向上させることが出
来る。
グラムの指示により、試験項目実行テーブルに設定され
ている試験項目を、被試験装置の機能を試験するために
必要な試験項目に変更するため、各テストプログラム毎
に実行するか否かを判定する判定部が不要となり、テス
トプログラムの作成工数や作成量を減らして経済的にす
ると共に、プロセッサが試験項目プログラム群の中から
必要の無いテストプログラムを読出す無駄な動作を不要
とするため、試験装置の処理連麿を向上させることが出
来る。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す回路のブロック図、
第3図は第2図の動作を説明するフローチャート、第4
図は第2図の動作を説明する図、 第5図は従来の技術を説明するブロック図、第6図は試
験項目実行テーブルの一例を示す図、第7図は試験項目
プログラム群の一例を示す図である。 図において、 lはプロセッサ、 2はROM、 3はメモリ、 4はディスク制御回路、5はデ
ィスク、 6はインタフェース回路、7.14は
被試験装置、 8.12は試験項目実行テーブル、 9は初期設定プログラム、 10は試験項目プログラム群、 11は終了処理プログラム、 13は変更手段、 15は変更指示プログラムである。 茅2囚のすカイ下と3を田′F!するフロー’rv−1
−牛 3 口 jb) CC) 茅2図の@4下と京兇′a月する図 ! 4 圀 5(鄭【鏝目炙行チー7゛ルの一ゾコを示す図番 迭
力 試験増目プロ2゛ラム第羊の一グ免示す図峯 7 図
図は第2図の動作を説明する図、 第5図は従来の技術を説明するブロック図、第6図は試
験項目実行テーブルの一例を示す図、第7図は試験項目
プログラム群の一例を示す図である。 図において、 lはプロセッサ、 2はROM、 3はメモリ、 4はディスク制御回路、5はデ
ィスク、 6はインタフェース回路、7.14は
被試験装置、 8.12は試験項目実行テーブル、 9は初期設定プログラム、 10は試験項目プログラム群、 11は終了処理プログラム、 13は変更手段、 15は変更指示プログラムである。 茅2囚のすカイ下と3を田′F!するフロー’rv−1
−牛 3 口 jb) CC) 茅2図の@4下と京兇′a月する図 ! 4 圀 5(鄭【鏝目炙行チー7゛ルの一ゾコを示す図番 迭
力 試験増目プロ2゛ラム第羊の一グ免示す図峯 7 図
Claims (1)
- 【特許請求の範囲】 異なる機能を持つ複数の被試験装置(7)(14)の中
から接続された被試験装置(7)の各機能を試験するた
め、試験項目毎に作成された複数のテストプログラム(
10)と、該複数のテストプログラム(10)を実行す
る順序を指示する試験項目実行テーブル(12)を用い
、該試験項目実行テーブル(12)が指示する順序で該
複数のテストプログラム(10)を順次実行することに
より、該被試験装置(7)の試験を行う試験装置であっ
て、 被試験装置(7)の機能の差を通知する機能情報に基づ
き、前記複数のテストプログラム(10)の中から該被
試験装置(7)を試験する上で必要とするテストプログ
ラムのみを選択するように、該試験項目実行テーブル(
12)の内容を変更する手段(13)を設け、該被試験
装置(7)(14)の試験を開始する際に、該被試験装
置(7)(14)から該機能情報を読取って該試験項目
実行テーブル(12)の内容を変更した後、該変更済の
試験項目実行テーブル(12)が指示する順序で、該選
択されたテストプログラムを実行することにより、該被
試験装置(7)(14)の試験を行うことを特徴とする
試験項目自動選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126367A JPH01295339A (ja) | 1988-05-24 | 1988-05-24 | 試験項目自動選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126367A JPH01295339A (ja) | 1988-05-24 | 1988-05-24 | 試験項目自動選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295339A true JPH01295339A (ja) | 1989-11-29 |
Family
ID=14933429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126367A Pending JPH01295339A (ja) | 1988-05-24 | 1988-05-24 | 試験項目自動選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295339A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117532A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | ハードウェア診断プログラムの制御方式 |
| JP2006012054A (ja) * | 2004-06-29 | 2006-01-12 | Fujitsu Ltd | 試験実行装置、試験実行方法および試験実行プログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593648A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 情報処理システムの自動試験方式 |
| JPS61114345A (ja) * | 1984-11-08 | 1986-06-02 | Fuji Xerox Co Ltd | 情報処理装置の診断方式 |
| JPS62125440A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | 試験実施方式 |
-
1988
- 1988-05-24 JP JP63126367A patent/JPH01295339A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593648A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 情報処理システムの自動試験方式 |
| JPS61114345A (ja) * | 1984-11-08 | 1986-06-02 | Fuji Xerox Co Ltd | 情報処理装置の診断方式 |
| JPS62125440A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | 試験実施方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117532A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | ハードウェア診断プログラムの制御方式 |
| JP2006012054A (ja) * | 2004-06-29 | 2006-01-12 | Fujitsu Ltd | 試験実行装置、試験実行方法および試験実行プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01295339A (ja) | 試験項目自動選択方式 | |
| CN113778771B (zh) | 一种终端测试的方法、系统及存储介质 | |
| JP4571355B2 (ja) | 車両内の技術的プロセスの制御方法,制御プログラム,メモリ素子,制御装置 | |
| JP3143330B2 (ja) | プログラマブルコントローラ | |
| JPH04362755A (ja) | 共用型拡張記憶試験方式 | |
| JP2675081B2 (ja) | 演算処理方式 | |
| JPH01113841A (ja) | マルチタスクデバツグ機構 | |
| JPS63211037A (ja) | プログラムデバツク方法 | |
| JP2001256273A (ja) | 論理シミュレーション波形データ削減方法 | |
| JPS6029981B2 (ja) | 試験装置 | |
| JPH0253148A (ja) | 入出力装置用試験プログラムのデバツグ方法 | |
| JPH04307636A (ja) | プログラムテスト方式 | |
| JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
| JPS62274436A (ja) | シミユレ−シヨン方式 | |
| JPH05334127A (ja) | I/oシミュレーション方式 | |
| JPH02210552A (ja) | 論理シミュレーション方式 | |
| JPS61184647A (ja) | コマンド処理装置 | |
| JPH0317749A (ja) | 試験プログラムの検証方法 | |
| JPH03252734A (ja) | アドレス一致検出回路 | |
| JPH01205799A (ja) | メモリ回路試験機 | |
| JPS6172339A (ja) | プログラム実行表示制御方式 | |
| JPS63148351A (ja) | 記憶装置試験方式 | |
| JPH02278364A (ja) | 多重プロセッサの試験方式 | |
| JPH01204145A (ja) | マイクロプログラム制御装置 | |
| JPH01166220A (ja) | マイクロプログラム制御装置 |