JPH02278364A - 多重プロセッサの試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ処理装置に収容された複数のプロセッサ
のプロセッサ命令の試験を行う多重プロセッサの試験方
式に関するものである。

［従来の技術］ 従来のこの種の多重プロセッサの試験方式は、人手を介
して１個のプロセッサを選択しこのプロセッサを立ちｔ
けたのち、このプロセッサに対して試験の起動を行い、
このブロモ・ンサの試験が終了すると、また人手を介し
て次のブロモ・ンサを選択して立ち上げ、これに試験の
起動を行うものとなっている。

［発明が解決しようとする課題］ 上述した従来の多重プロセッサの試験方式は、プロセッ
サ命令の試験を実行する被試験ブロモ・ノサを選択して
試験を行う毎に人手を介してこの選択されたプロセッサ
を立ち上げなければならないので、再立ち上げするのに
時間かかかったり、また再立ち上げに際して人手を必要
とするので誤操作を招くという問題があった。

また、データ処理装置内に収容されるプロセッサの数が
増えると、これに比例して試験時間が長くかかるという
問題もあった。

［課題を解決するための手段］ このような課題を解決するために本発明に係る多重プロ
セッサの試験方式は、複数の１０セ・ソサの中から１個
のプロセッサを選択してこのプロセッサの立ち上げを行
うブロモ・７す立ち上げ手段と、プロセッサの試験の実
行制御を行う試験実行制御手段と、この試験実行制御手
段により制御されて上記プロセッサ立ち上げ手段により
立ち上げられたプロセッサに対して試験を起動する試験
起動手段と、この試験起動手段により起動されたプロセ
ッサの試験の終了を検出したのち上記試験実行制御手段
に対して試験の終了を通知する試験終了通知手段と、上
記プロセッサの試験終了が検出されたのち上記試験実行
制御手段により制御されてこのプロセッサの試験結果を
判定する試験結果判定手段と、この試験結果判定手段に
より試験結果が判定されたのち次の１０セツサの選択を
行いこれを立ち上げて試験の起動を行う手段とを偏えた
ものである。

［作用］ 試験起動手段がプロセッサを選択してこれに試験起動を
行うと、試験終了通知手段はこの試験の終了を検出して
試験実行制御手段に試験の終了を通知する。試験実行制
御手段はこの通知を受は取ると試験結果判定手段に対し
て試験結果を判定させる。そして、この試験の結果が判
定されると、次のプロセッサが選択されて立ち上げられ
試験が起動される。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は、本発明の多重プロセッサの試験方式の一実施
例を示すブロック図である。同図において、１ないし４
は被試験プロセッサ、１０は主記憶装置、７０は母線、
７１は操作部、７２はコンソール装置である。

そして主記憶装置１０内には、図のように試験実行制御
部２０．試験起動部３０．試験終了通知部４０．プロセ
ッサ状態記憶部５０．試験結果判定部６０が格納されて
おり、これらはプログラムおよびデータとして構成され
ている。さらに上記各部の構成について詳述すると、試
験実行制御部２０には試験実行の手順および試験実行の
ためのデータ等が記憶されている。そして、プロセッサ
状態記憶部５０には、被試験プロセッサ１ないし４の試
験対象プロセッサ番号、すなわち被試験プロセッサ１．
２，３．４に対応してそれぞれ１番、２番、３番、４番
と設定した試験対象プロセッサ番号が記憶されている。

また、プロセッサ状態記憶部５０には、試験対象プロセ
ッサ番号に対応してこの番号に該当するプロセッサの状
態、すなわち試験未実行状Ｂ１実行中状態、実行終了状
態のいずれかの状態も記憶されている。

そして、操作部７１がこれと接続された４個のプロセッ
サの中から１個のプロセッサを選択して、これにブート
ストラップ動作を行わせるようにして立ち上げると、こ
の立ち上げられたプロセッサは、主記憶装置１０内に格
納された上記各部のプログラムを読み出してこれを実行
する。すなわち、試験実行制御部２０はプロセッサ状態
記憶部５０を参照して試験対象プロセッサ番号を試験起
動部３０に対して通知する。試験起動部３０は試験対象
プロセッサ番号を受は収るとプロセッサ間通信の機能に
より試験対象プロセッサのレジスタ等のプロセッサの内
部状態を設定して、試験対象ブロモ・ソサに対して試験
を起動する。また、試験起動部３０は、プロセッサ状態
記憶部５０内の該当するプロセッサの状態を初期状態で
ある試験未実行状態から試験実行状態に更新する。試験
終了通知部４０は、試験起動部３０により起動された試
験の終了を検出すると、試験実行制御部２０にこの試験
が終了したプロセッサ番号を通知する。また、試験終了
通知部４０は、プロセッサ状態記憶部５０内の該当する
プロセッサの状態を試験実行中状態から試験終了状態に
更新する。試験結果判定部６０は、試験対象プロセッサ
に対する試験の結果を判定しエラーを検出すると、コン
ソール装置７２に対してエラーメツセージを送信する。

そして、試験実行制御部２０は、プロセッサ状態記憶部
５０を参照して全てのプロセッサ状態が試験終了状態で
あれば、コンソール装置７２に対して試験終了メツセー
ジを送信する。

以上のように構成された多重プロセッサの試験方式につ
いて、第２図のフローチャートに基づきその詳細な動作
を説明する。

ステップ１００において、操作部７１によって選択され
たプロセッサ１に対してブートストラップ動作を行わせ
るような制御を行ってプロセッサ１を立ち上げる。プロ
セッサ１が主記憶装置１０内の試験実行制御部２０．試
験起動部３０．試験終了通知部４０．プロセッサ状態記
憶部５０．試験結果判定部６０に対してアクセス可能と
なったとき、ステップ１０１で操作者によりコンソール
装置７２に対して試験実行コマンドが投入されると、試
験実行制御部２０はこの試験実行コマンドを検出する。

この試験実行コマンドはプロセッサ１〜４に対して試験
をするという内容のコマンドで、このコマンドはコンソ
ール装置７２．母線７０を介して試験実行制御部２０に
伝達されるものである。試験実行制御部２０は、上記の
試験実行コマンドを検出してこれを受は取ると、ステッ
プ１０２で試験起動部３０に対して試験対象プロセッサ
番号を通知する。そして試験起動部３０は、これを受は
取ってステップ１０３でこの番号に対応するプロセッサ
に対して試験を起動する。

次にステップ１０４で試験終了通知部４０は、このプロ
セッサの試験の終了を検出し、この終了が検出されると
、ステップ１０５で試験終了したこの試験対象プロセッ
サ番号を試験実行制御部２０に対して通知する。試験実
行制御部２０では、この試験終了通知に基づき、ステッ
プ１０６で試験結果判定部６０に対して試験対象プロセ
ッサが実行した試験結果の判定をさせる。試験結果判定
部６０はステップ１０７でこの試験結果の良否の判定、
すなわちこれがエラーであるか否かを判定しこれが「Ｙ
」、つまりエラーであると判定したときステップ１０８
で上記のエラーメツセージをコンソール装置７２に対し
て送信し、コンソール装置７２ではこれを受信して表示
をし、操作者に対して報告を行う。また、試験結果判定
部６０がステップ１０７で「Ｎ」、つまりエラーではな
いと判定したときはステップ１０９に移行する。そして
、試験結果判定部６０が上記の試験結果判定処理を終了
すると、試験実行制御部２０はステップ１０９でプロセ
ッサ状態記憶部５０を参照して試験対象のプロセッサが
あるか否か、すなわち試験すべきプロセッサがまだ残っ
ているが否かを判断する。これが「Ｎ」、すなわち残っ
ていないときは全てのプロセッサの試験が終了ししたも
のと判断し、コンソール装置７２に対して上記の試験終
了メツセージを送信し、コンソール装置７２ではこれを
受信して表示を行い、操作者に対して試験の終了を通知
する。ステップ１０っで「Ｙ」、すなわちまだ試験すべ
きプロセッサが残っているとき、試験実行制御部２０は
、上記のプロセッサ間通信に基づいて次のプロセッサを
選択してこれを立ち上げ、ステップ１０３に移行してこ
の立ち上げられたプロセッサの実行する試験起動部３ｏ
により試験が起動される。

このように、順次立ち上げられたプロセッサが主記憶装
置１０に格納された各部のプログラムを読みだして実行
することにより試験が遂行されるものである。

なお、本実施例の場合立ち上げプロセッサをプロセッサ
１にしたが、これは他のプロセッサにしてもよく、上記
したと同様に試験を行うことができる。

［発明の効果］ 以上説明したことから明らかなように本発明に係る多重
プロセッサの試験方式によれば、複数のプロセッサの中
から１個のプロセッサを選択し、これを立ち上げて試験
起動を行えば、このプロセッサの試験が終了したのち、
順次他のプロセッサが立ち上げられて試験が行われるよ
うに構成しなので、１度のプロセッサの立ちＬげで連続
して自動的に複数のプロセッサの試験ができ、人手を介
して再立ち上げを行う必要がなく、従って再立ち上けに
伴う誤操作がなく、試験時間も短くなるという効果があ
る。

【図面の簡単な説明】

第１図は本発明に係る多重プロセッサの試験方式の一実
施例を示すブロック図、第２図はこの動作説明に供する
フローチャートである。 １〜４・・・・プロセッサ、１０・・・・主記憶装置、
２０・・・・試験実行制御部、３０・・・・試験起動部
、４０−・・・試験終了通知部、５０・・・・１０セッ
サ状態記憶部、６０・・試験結果判定部、７０・・・・
ＥＪ：線、７１・・・・操作部、７２・・・・コンソー
ル装置。 特許出願人　　日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 データ処理装置に収容される複数のプロセッサの試験を
   行う多重プロセッサの試験方式において、 前記複数のプロセッサの中から１個のプロセッサを選択
   してこのプロセッサの立ち上げを行うプロセッサ立ち上
   げ手段と、 前記プロセッサの試験の実行制御を行う試験実行制御手
   段と、 前記試験実行制御手段により制御されて前記プロセッサ
   立ち上げ手段により立ち上げられたプロセッサに対して
   試験を起動する試験起動手段と、この試験起動手段によ
   り起動されたプロセッサの試験の終了を検出したのち前
   記試験実行制御手段に対して試験の終了を通知する試験
   終了通知手段と、 前記プロセッサの試験終了が検出されたのち前記試験実
   行制御手段により制御されてこのプロセッサの試験結果
   を判定する試験結果判定手段と、 この試験結果判定手段により試験結果が判定されたのち
   次のプロセッサの選択を行いこれを立ち上げて試験の起
   動を行う手段と を備え、１個のプロセッサを立ち上げてこのプロセッサ
   に対し試験を起動することにより自動的に順次プロセッ
   サを立ち上げて試験を行うようにしたことを特徴とする
   多重プロセッサの試験方式。