JPH01296857A - 垂直同期信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、垂直同期信号検出回路に係り、とくに垂直
同期信号と水平同期信号が複合された複合同期信号から
垂直同期信号を検出する垂直同期信号検出回路に関する
。

〔従来の技術〕

従来、垂直同期信号と水平同期信号が複合された複合同
期信号から垂直同期信号を検出しようとする場合、複合
同期信号をＣＲ回路で積分したのち波形整形回路で波形
整形するなどして行っていた。

最も簡単な例を第５図に示す、複合同期信号はまずＣＲ
回路１０で積分されるが、複合同期信号中の垂直同期信
号の入力で積分値が成るレベルを下回るとトランジスタ
Ｑがオフし、コレクタ出力が「Ｌ」からｒＨ，に上がる
。

これにより垂直同期信号の開始タイミングが検出される
。

続いて複合同期信号中の垂直同期信号が終わり、ＣＲ回
路での積分値が成るレベルを上回るとトランジスタＱが
オンし、コレクタ出力がｒ　ＨＪからｒｌ、Ｊに戻る。

これにより垂直同期信号の終了タイミングが検出される
。

またコレクタ出力のｒＨＪの期間で垂直同期信号が分離
される。

〔発明が解決しようとする課題〕

けれども、このような従来の垂直同期信号検出回路では
、他の回路要素とともにＩＣ化しようとするとコンデン
サ等の内蔵か難しくて外部接続しなければならず、外部
接続端子が必要となりＩＣを含む機器の組立が面倒にな
ったりコストが高くなったりし、更に集積度も低くなら
ざるを得なし１問題があった。

この発明は、上記した従来技術の問題に鑑みなされたも
ので、コンデンサを含まないデジタル回路で構成可能な
垂直同期信号検出回路を堤供することを、その目的とす
る。

またこの発明に係る他の垂直同期信号検出回路では垂直
同期信号を分離して出力することを目的としている。

〔課題を解決するための手段〕

この発明では、垂直同期信号と水平同期信号の複合同期
信号から垂直同期信号を検出する垂直同期信号検出回路
において、 水平同期信号の周波数より高い所定周波数のクロック信
号を発生するクロック発生手段と、複合同期信号を入力
し、クロック発生手段からのクロック信号に従い転送動
作を行う所定段数からなるシフトレジスタ手段と、 シフトレジスタ手段の各段の入力、出力の中から適宜選
択した複数の信号が同時に同じ信号状態になるとこれを
検出し垂直同期検出信号を出力する一致検出手段と、 を含むことを特徴としている。

この発明に係る他の垂直同期信号検出回路では、一致検
出手段はＨの一致とＬの一致の両者を検出し、 この−敗検出手段がＨで一致を検出してからしで一致を
検出するまで、またはＬで一致を検出してからＨで一致
を検出するまでの間、垂直同期信号を形成して出力する
垂直同期信号形成手段と、を含むことことを特徴として
いる。

〔実施例〕

第１図を参照して、この発明の１つの実施例を説明する
。

第１図には、この発明に係る垂直同期信号検出回路の回
路図が示されている。

入力端子ＩＮには複合映像信号から映像信号を除去した
複合同期信号が入力される。この複合同期信号は垂直同
期信号及び水平同期信号を含んでいる。

クロック端子Ｃには、図示しないクロック発生器で発生
させたクロック信号が入力される。

このクロック信号は、複合同期信号中の水平同期信号に
対し数倍乃至数十倍程度の周波数を有している。

この実施例では簡単のため水平同期信号の１３倍の周波
数（はぼ２０４ｋＨｚ）を有しているものとする。

入力端子ＩＮには反転回路２０が接続されており、複合
同期信号の反転がなされる。

この反転回路２０の出力側にはシフトレジスタ２２が接
続されており、クロック端子Ｃに供給されるクロック信
号に従い複合同期信号のラッチ及び転送動作がなされる
。

具体的にはシフトレジスタ２２は直列接続された３段の
Ｄフリップフロップ２４．２６．２８から構成されてい
る。

そして反転回路２０の出力側がＤフリップフロップ２４
のＤ端子に接続され、このＤフリップフロップ２４のＱ
端子がＤフリップフロップ２６のＤ端子と接続され、更
にこのＤフリップフロップ２６のＱ端子がＤフリップフ
ロップ２８のＤ端子と接続されている。

またクロック端子Ｃが各Ｄフリップフロップ２４．２６
．２８のＣＫ端子と接続されている。

シフトレジスタ２２の各段のＱ端子は、反転回路２０の
出力側ととともに、一方においてＮＡＮＤ回路３０の入
力側に接続されており、他方においてＮＯＲ回路３２の
入力側に接続されている。

ＮＡＮＤ回路３０は各段のＱ出力と反転回路２０の出力
が全てｒＨ，になるとこれを検出して「Ｌ」を出力する
機能を有している。

またＮＯＲ回路３２は各段のＱ出力と反転回路２０の出
力が全て［ＬＪになるとこれを検出してｒＨ，を出力す
る機能を有している。

ＮＡＮＤ回路３０の出力側は反転回路３４を介してＪ−
にフリップフロップ３６のＪ端子と接続されており、Ｎ
ＯＲ回路３２の出力側は直接Ｊ−にフリップフロップ３
６のＱ端子と接続されている。

またこのＪ−にフリップフロップ３６のＣＫｉ子にはク
ロック端子Ｃが接続されている。

このＪ−にフリップフロップ３６はＮＡＮＤ回路３０と
ＮＯＲ回路３２の出力に基づき垂直同期信号を分離し出
力する機能を有している。

このためＪ−にフリップフロップ３６のＱ端子は検出出
力端子ＯＵＴと接続されている。

次に上記実施例の動作を第２図乃至第４図のタイムチャ
ートを参照して説明する。

第２図乃至第４図は奇数フィールドから偶数フィールド
へ移る際の垂直同期信号の前後を含めて時間的順に示し
ている。

入力端子ＩＮに入力された複合同期信号は反転回路２０
で反転されたのちシフトレジスタ２２の初段のＤフリッ
プフロップ２４、ＮＡＮＤ３０、ＮＯＲ回路３２に人力
される。

またクロック端子Ｃに入力されたクロック信号はシフト
レジスタ２２の各Ｄフリップフロップ２４．２６．２８
とＪ−にフリップフロップ３６のＧＫ端子に入力される
。

反転回路２０で反転後の複合同期信号（以下、「反転複
合同期信号」と言う）はクロック信号に付勢されて初段
のＤフリップフロップ２４でラッチされ、かつ、２段目
と３段目へ順に転送される。

まず複合同期信号がまだ垂直同期信号に入る前について
述べると、反転複合同期信号が水平同期信号や等価パル
スで「Ｈ」に成っている間にクロック信号（これを１番
目とする）がシフトレジスタ２２に入力されたとき、１
段目のＱがｒ）（Ｊとなる。

次の２番目のクロック信号で２段目のＱがｒＨ」となり
、一方クロック信号の周期と水平同期信号や等価パルス
の周期の関係から、このとき既に反転複合同期信号が［
ＬＪに落ちているので１段目のＱはｒ　Ｌ　Ｊに戻る。

３番目のクロック信号が入力されると３段目のＱがｒＨ
Ｊとなり、２段目は「Ｌ」に戻り、１段目は「Ｌ」のま
まである。

そして４番目のクロック信号が入力されると全ての段の
Ｑ出力が「Ｌ」となる。

このように反転複合同期信号中の水平同期信号や等価パ
ルスで１段目のＤフリップフロップ２４がｒ　ＨＪにな
った場合、これらの水平同期信号や等価パルスのｒＨ」
の期間が短いため全ての段のＱ及び反転複合同期信号が
同時に「Ｈ」となることはない。

よって反転複合同期信号及びシフトレジスタ２２の全段
のＱ出力を入力しているＮＡＮＤ回路３０はｒＨ，出力
状態を継続する。

一方、シフトレジスタ２２の全ての段のＱ出力と反転複
合同期信号が同時に１Ｌ」となることはあり、このとき
これらを入力しているＮＯＲ回路３２はｒＨ，となる。

またいずれかのＱ出力または反転複合同期信号がｒＨ，
となったとき、ＮＯＲ回路３２の出力は「Ｌ」となる。

従ってＮＯＲ回路３２の出力は「Ｌ」とｒＨ。

の間で変化する。

ＮＡＮＤ回路３０の出力は反転回路３４で反転されたの
ち、またＮＯＲ回路３２の出力は直接Ｊ−にフリップフ
ロップ３６に入力される。

ここでＪ端子入力が「Ｌ」の場合、Ｋ端子入力がｒＨ，
の状態でクロック信号が入力されると、Ｊ−にフリップ
フロップ３６のＱ出力はｒ　ＬＪとなり、あとに端子入
力が「Ｌ」となったときにクロック信号が入力されても
Ｑ出力は「Ｌ」を維持する。

あとで分かるように、前回垂直同期信号を検出したあと
既にＪ−にフリップフロップ３６のＱ出力はＣＬ」に落
ちているので、次の垂直同期信号が入力されるまで検出
出力端子ＯＵＴの出力は「Ｌ」のままとなる。

この状態から複合同期信号中の垂直同期信号が入力端子
ＩＮに加わった場合、次のようになる。

即ち反転複合同期信号中の垂直同期信号の「Ｈ」がシフ
トレジスタ２２に入力されると、直後のクロック信号（
これを１″番目とする）入力に付勢されて１段目のＱが
ｒＨ，となる。

次の２″番目のクロック信号で２段目のＱが「Ｈ」とな
り、一方クロック信号の周期と垂直同期信号の関係から
、このときまだ反転複合同期信号が［Ｈｊなので１段目
のＱはｒＨ，状態を続ける。

３′番目のクロック信号が入力されると３段目のＱもｒ
Ｈｊとなり、２段目と１段目はｒ　）（」のままである
。

４′番目のクロックが入力されたときも各段のＱ出力及
び反転複合同期信号はｒＨ，のままである。

このように反転複合同期信号中の垂直同期信号で１段目
のＤフリップフロップ２４が「Ｈ」になった場合、この
垂直同期信号の「Ｈ」の期間が長いため３′番目と４′
番目のクロック信号を入力したときいずれも全ての段の
Ｑ出力及び反転複合同期信号が同時に「Ｈ」となってい
る。

よってこれらを入力しているＮＡＮＤ回路３０は、３′
番目のクロック信号が入力されたときにｒＬ、出力に変
わり、４′番目のクロックが入力されたときも「Ｌ」状
態を持続する。

一方、垂直同期信号期間に入ると、シフトレジスタ２２
のいずれかの段のＱ出力または反転複合同期信号のいず
れかが常にｒＨ，となり、このためこれらを入力してい
るＮＯＲ回路３２は「Ｌ」の出力状態となる。

ＮＡＮＤ回路３０の出力は反転回路３４で反転されたの
ち、またＮＯＲ回路３２の出力は直接Ｊ−にフリップフ
ロップ３６に入力される。

Ｋ端子入力は垂直同期信号の開始時点から「ＬＪとなっ
ており、Ｊ端子入力が３′番目のクロック信号でｒＨ，
となり、４″番目のクロック信号入力時点でもｒＨ，を
継続していることがら、この４′番目のクロック信号が
入力されると、Ｊ−にフリップフロップ３６のＱ出力は
「Ｈ」となる。

但し、その後、反転複合同期信号に含まれる切り込みパ
ルスの「ＬＪによりシフトレジスタ２２の各段が順に「
ＬＪになることがあっても、切り込みパルスの［ＬＪの
期間が短いためＫｉ子大入力ｒＨ，になることはなく、
垂直同期信号期間中は、Ｑ出力はｒＨ，を維持する。

このようにして検出出力端子ＯＵＴの出力は４′番目の
クロック信号入力時点で「Ｌ」からｒＨ。

に変わり垂直同期信号の開始タイミングが検出されるこ
とになる。

この状態から複合同期信号中の垂直同期信号が終わると
、次のようになる。

即ち反転複合同期信号中の等価パルスの「Ｌ」がシフト
レジスタ２２に入力されると、直後のクロック信号（こ
れを１″番目とする）入力に付勢されて１段目のＱが［
Ｌｊとなる。

次の２″番目のクロック信号で２段目のＱが「Ｌ」とな
り、一方クロック信号の周期と等価パルスの関係から、
このときまだ反転複合同期信号が「Ｌ」なので１段目の
Ｑは「Ｌ」状態を続ける。

３＃番目のクロック信号が入力されると３段目のＱも［
ＬＪとなり、２段目と１段目は「Ｌ」のままである。

４″番目のクロックが入力されたときも各段のＱ出力及
び反転複合同期信号は「Ｌ」のままである。

このように反転複合同期信号中の垂直同期信号に続く等
価パルスで１段目のＤフリップフロップ２４が［Ｌ）に
なった場合、この等価パルスの「Ｌ」の期間が長いため
３＃番目と４＃番目のクロツク信号を入力したときいず
れも全ての段のＱ出力及び反転複合同期信号が同時に「
Ｌ」となっている。

ＮＡＮＤ回路３０は、反転複合同期信号中の等価パルス
の「Ｌ」が人力されたときより「Ｈ」に変わり、以降衣
の垂直同期信号が入力されるまで反転複合同期信号とシ
フトレジスタ２２の各段のＱ出力が同時にｒ）（Ｊとな
ることはなく、よってＮＡＮＤ回路３０のｒＨ，出力状
態が継続する。

一方、ＮＯＲ回路３２は、３”番目のクロック信号が入
力されたときにｒ）（Ｊ出力に変わり、４″番目のクロ
ックが入力されたときもｒＨ，状態を持続する。

ＮＡＮＤ回路３０の出力は反転回路３４で反転されたの
ち、またＮＯＲ回路３２の出力は直接Ｊ−にフリップフ
ロップ３６に入力される。

Ｊ端子入力は等価パルスにより反転複合同期信号がｒ　
ｌ、　Ｊになった時点から「Ｌ」となっており、Ｋ端子
入力が３″番目のクロック信号で「Ｈ」となり、４″番
目のクロック信号入力時点でも［Ｈ」を継続しているこ
とから、この４″番目のクロック信号が入力されると、
Ｊ−にフリップフロップ３６のＱ出力は「Ｌ」となる。

このようにして検出出力端子ＯＵＴの出力は４１番目の
クロック信号人力時点でｒＨ」から「Ｌ」に変わり垂直
同期信号の終了タイミングが検出されることになる。

また検出出力端子のｒＨ，期間が垂直同期信号に対応す
るので、第１図の回路により入力複合同期信号から垂直
同期信号を分離できたことになる。

この実施例によれば、反転複合同期信号をシフトレジス
タ２２に入力し、水平同期信号より所定倍数だけ周波数
の高いクロック信号で転送しながらＮＡＮＤ回路３０と
ＮＯＲ回路３２でシフトレジスタ各段の出力及び反転複
合同期信号自体の論理が全てｒＨ，または「Ｌ」に−敗
したか否か判別して垂直同期信号の開始タイミングと終
了タイミングを検出し、更にこれらの判別信号をＪ−に
フリップフロップ３６に入力して垂直同期信号を分離さ
せたことにより、簡単なデジタル回路で複合同期信号か
ら垂直同期信号を検出及び分離でき、ゲートアレイ等に
より容易にＩＣ化できるので、他の機能と合わせて高集
積度を図ることができるとともに部品コストや組立コス
トを安くすることができる。

なお上記実施例では、ＮＡＮＤ回路やＮＯＲ回路でシフ
トレジスタの各段の出力の外、初段の入力である反転複
合同期信号も含めて論理の一致の判断をしたが、シフト
レジスタの各段の出力だけの一致で判断してもよい。

また、シフトレジスタの全ての段で判断せず、各段の人
出力の中から適宜選択した幾つかの一致を見てもよい。

更に、Ｊ−にフリップフロップの変わりにＲ−Ｓフリッ
プフロップなど他のフリップフロップを用いてもよい。

また、検出出力端子ＯＵＴからの出力を、入力複合同期
信号をクロックとするＤフリップフロップでラッチし水
平同期信号との位相関係を調べることで、偶数フィール
ドと奇数フィールドの検出も行える。

〔発明の効果］ この発明に係る垂直同期信号検出回路によれば、水平同
期信号の周波数より高い所定周波数のクロック信号を発
生するクロック発生手段と、複合同期信号を入力し、ク
ロック発生手段からのクロック信号に従い転送動作を行
う所定段数からなるシフトレジスタ手段と、シフトレジ
スタ手段の各段の入力、出力の中から適宜選択した複数
の信号が同時に同じ信号状態になるとこれを検出し垂直
同期検出信号を出力する一致検出手段と、を含めたこと
により、簡単なデジタル回路で複合同期信号から垂直同
期信号を検出でき、ゲートアレイ等により容易にＩＣ化
できるので、他の機能と合わせて高集積度を図ることが
できるとともに部品コストや組立コストを安くすること
ができる。

また一致検出手段でＨの一致とＬの一致の両者を検出し
、この一致検出手段がＨで一致を検出してからしで一致
を検出するまで、またはＬで一致を検出してからＨで一
致を検出するまでの間、垂直同期信号を形成して出力す
る垂直同期信号形成手段と、を含めたことにより、垂直
同期信号の分離もできるという優れた効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る垂直同期信号検出回
路の回路図、第２図乃至第４図は第１図に示す垂直同期
信号の動作を説明するタイムチャート、第５図は従来の
垂直同期信号検出回路の一例を示す回路図である。 ２２：シフトレジスタ、３０：ＮＡＮＤ回路、３２：Ｎ
ＯＲ回路、 ３６：Ｊ−にフリップフロップ。

Claims (2)

【特許請求の範囲】
1. （１）、垂直同期信号と水平同期信号の複合同期信号か
   ら垂直同期信号を検出する垂直同期信号検出回路におい
   て、 水平同期信号の周波数より高い所定周波数のクロック信
   号を発生するクロック発生手段と、複合同期信号を入力
   し、クロック発生手段からのクロック信号に従い転送動
   作を行う所定段数からなるシフトレジスタ手段と、 シフトレジスタ手段の各段の入力、出力の中から適宜選
   択した複数の信号が同時に同じ信号状態になるとこれを
   検出し垂直同期検出信号を出力する一致検出手段と、 を含むことを特徴とする垂直同期信号検出回路。
2. （２）、一致検出手段はＨの一致とＬの一致の両者を検
   出し、 この一致検出手段がＨで一致を検出してからＬで一致を
   検出するまで、またはＬで一致を検出してからＨで一致
   を検出するまでの間、垂直同期信号を形成して出力する
   垂直同期信号形成手段と、を含むことを特徴とする請求
   項１記載の垂直同期信号検出回路。