JPH01298745A - シールドされた多層配線をもつ半導体集積回路装置 - Google Patents
シールドされた多層配線をもつ半導体集積回路装置Info
- Publication number
- JPH01298745A JPH01298745A JP12937588A JP12937588A JPH01298745A JP H01298745 A JPH01298745 A JP H01298745A JP 12937588 A JP12937588 A JP 12937588A JP 12937588 A JP12937588 A JP 12937588A JP H01298745 A JPH01298745 A JP H01298745A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多層配線をもつ半導体集積回路装置に関し、特
に信号ライン間のクロストークなどによる回路の誤動作
を防ぐシールド手段を備えた半導体集積回路装置に関す
るものである。
に信号ライン間のクロストークなどによる回路の誤動作
を防ぐシールド手段を備えた半導体集積回路装置に関す
るものである。
（従来の技術）
第３図及び第４図に従来の半導体集積回路装置の一例を
示す。
示す。
Ｐ型シリコン基板ｌの表面に、フィールド酸化膜２で分
離されたフィールド領ｖｉ３，４が形成されている。フ
ィールド領域３においてはＮ＋拡散領域５，６が形成さ
れ、両拡散領域５，６間のチャネル領域上にはゲート酸
化膜を介してポリシリコンにてなるゲート電極７が設け
られ、ＮＭＯＳトランジスタが形成されている。フィー
ルド領域４においても同様にして、Ｎ＋拡散領域８，９
と、両拡散領域８，９間のチャネル領域上にゲート酸化
膜を介して設けられたポリシリコンゲート電極１０によ
って、ＮＭＯＳトランジスタが形成されている。
離されたフィールド領ｖｉ３，４が形成されている。フ
ィールド領域３においてはＮ＋拡散領域５，６が形成さ
れ、両拡散領域５，６間のチャネル領域上にはゲート酸
化膜を介してポリシリコンにてなるゲート電極７が設け
られ、ＮＭＯＳトランジスタが形成されている。フィー
ルド領域４においても同様にして、Ｎ＋拡散領域８，９
と、両拡散領域８，９間のチャネル領域上にゲート酸化
膜を介して設けられたポリシリコンゲート電極１０によ
って、ＮＭＯＳトランジスタが形成されている。
ＰＳＧ膜などの層間絶縁膜１１を介して第１目のメタル
配線１’２，１３．１４が形成されている。配線１２は
層間絶縁膜１１のコンタクトホールを介して拡散領域８
と接触し、電源Ｖｃｃを供給するｆｆｉ源ラインである
。配線１３は層間絶縁膜ｌｌのコンタクトホールを介し
て両ＭＯＳトランジスタの拡散領域６，９と接触し、出
力信号を出力端子（ＯＵＴ）に導く出力信号ラインであ
る。また、配線１４は層間絶縁膜１１のコンタクトホー
ルを介して拡散領域５と接触し、拡散領域５をＧＮＤ（
接地）端子に導＜ＧＮＤラインである。
配線１’２，１３．１４が形成されている。配線１２は
層間絶縁膜１１のコンタクトホールを介して拡散領域８
と接触し、電源Ｖｃｃを供給するｆｆｉ源ラインである
。配線１３は層間絶縁膜ｌｌのコンタクトホールを介し
て両ＭＯＳトランジスタの拡散領域６，９と接触し、出
力信号を出力端子（ＯＵＴ）に導く出力信号ラインであ
る。また、配線１４は層間絶縁膜１１のコンタクトホー
ルを介して拡散領域５と接触し、拡散領域５をＧＮＤ（
接地）端子に導＜ＧＮＤラインである。
１層目の配線層上にはさらにＰＳＧ膜などの層間絶縁膜
１５を介して２層目のメタル配線１６゜１７が形成され
ている。配線１６はクロック信号（ＣＬＫ）を供給する
クロック信号ラインである。
１５を介して２層目のメタル配線１６゜１７が形成され
ている。配線１６はクロック信号（ＣＬＫ）を供給する
クロック信号ラインである。
配線１７はＧＮＤラインであり、層間絶縁膜１５のコン
タクトホールを介して１層目のＧＮＤ用配線１４と接続
されている。配線１７はクロストークを防止するために
設けられた配線である。
タクトホールを介して１層目のＧＮＤ用配線１４と接続
されている。配線１７はクロストークを防止するために
設けられた配線である。
２３はパッシベーション膜である。
この例では配線１３．１６が通常信号の信号ラインであ
り、それらの配線１３．１６間のクロストークを防ぐた
めに、配線１３．１６間に平面配置上でＧＮＤライン用
配線１７が配置されている。
り、それらの配線１３．１６間のクロストークを防ぐた
めに、配線１３．１６間に平面配置上でＧＮＤライン用
配線１７が配置されている。
（発明が解決しようとする課題）
ＧＮＤライン用配線１７のように平面」二で信号ライン
間をシールドするように配置する方法では、そのシール
ド用配線１７がいずれかの信号ライン用配線と同一層内
に存在し、配線面積が増してチップ面積が大きくなる。
間をシールドするように配置する方法では、そのシール
ド用配線１７がいずれかの信号ライン用配線と同一層内
に存在し、配線面積が増してチップ面積が大きくなる。
また、このようなシールド用配線１７はレイアウト設計
者が意識的に設計しなければならないものであり、設計
者が見逃がした部分ではシールドさ才しず、クロストー
クなどによる回路誤動作の原因となり、不良半導体集積
回路装置の発生率が高くなる。
者が意識的に設計しなければならないものであり、設計
者が見逃がした部分ではシールドさ才しず、クロストー
クなどによる回路誤動作の原因となり、不良半導体集積
回路装置の発生率が高くなる。
そして、このようなシールド用配線は自動化設計が困難
である。
である。
本発明は信号ライン間を容易にシールドすることができ
、かつ、チップ面積を大きくしないシールド機構を備え
た半導体集積回路装置を提供することを目的とするもの
である。
、かつ、チップ面積を大きくしないシールド機構を備え
た半導体集積回路装置を提供することを目的とするもの
である。
（課題を解決するための手段）
本発明では、信号ラインが形成される隣接した配線層の
間に、絶縁膜を介し、スルーホールを除いて全面にわた
ってに中性信号専用の導電体層を敷きつめる。
間に、絶縁膜を介し、スルーホールを除いて全面にわた
ってに中性信号専用の導電体層を敷きつめる。
中性信号とはＧＮＤや電源のように直流信号のものをい
う。
う。
（作用）
隣接した配線層の信号ラインはその配線層間に設けられ
た中性信号専用の導電体層によって互いにシールドされ
、クロストークなどが防止される。
た中性信号専用の導電体層によって互いにシールドされ
、クロストークなどが防止される。
（実施例）
第１図は一実施例を示す平面図、第２図はそのＢ−Ｂ
’線位置での断面図である。
’線位置での断面図である。
Ｐ型基板１の表面には２つのフィールド領域３゜４が形
成され、一方のフィールド領域３にはＮ″）拡散領域５
，６と、両拡散領域５，６間のチャネル領域上にゲート
酸化膜を介して設けられたポリシリコンゲート電極７に
よってＮＭＯ８トランジスタが形成され、他方のフィー
ルド領域４にはＮ＋拡散領域８，９と１両拡散領域８，
９間のチャネル領域１にゲート酸化膜を介して設けられ
たポリシリコンゲート電極１０によってＮＭＯＳトラン
ジスタが形成されている。
成され、一方のフィールド領域３にはＮ″）拡散領域５
，６と、両拡散領域５，６間のチャネル領域上にゲート
酸化膜を介して設けられたポリシリコンゲート電極７に
よってＮＭＯ８トランジスタが形成され、他方のフィー
ルド領域４にはＮ＋拡散領域８，９と１両拡散領域８，
９間のチャネル領域１にゲート酸化膜を介して設けられ
たポリシリコンゲート電極１０によってＮＭＯＳトラン
ジスタが形成されている。
層間絶縁膜１１を介して１層目のメタル配線】２．１３
．１４が形成され、それぞれ層間絶縁膜１１のコンタク
トホールを介して所定の拡散領域８．９，６．５と接続
されている。例えば配線１２は電源ライン、配線１３は
出力信号ライン、配線１４はＧＮＤラインである。ここ
までの構造は第３図及び第４図のものと同じである。
．１４が形成され、それぞれ層間絶縁膜１１のコンタク
トホールを介して所定の拡散領域８．９，６．５と接続
されている。例えば配線１２は電源ライン、配線１３は
出力信号ライン、配線１４はＧＮＤラインである。ここ
までの構造は第３図及び第４図のものと同じである。
１層目の配線１２，１３．１４上にはさらに層間絶縁膜
１５を介して全面にわたるメタル層２０が形成されてい
る。メタル層２０は層間絶縁膜１５のスルーホールを介
してＧＮＤライン用配線１４と接続されている。
１５を介して全面にわたるメタル層２０が形成されてい
る。メタル層２０は層間絶縁膜１５のスルーホールを介
してＧＮＤライン用配線１４と接続されている。
メタル層２０上にはさらに層間絶縁膜２１を介して３層
目のメタル配線２２が形成されている。
目のメタル配線２２が形成されている。
配線２２は例えばクロック信号ラインである。もし３層
目の配線２２を１層目の配線と接続する必要があれば、
層間絶縁膜１５．２１及びメタル層２０にスルーホール
を設けてコンタクトを形成する。
目の配線２２を１層目の配線と接続する必要があれば、
層間絶縁膜１５．２１及びメタル層２０にスルーホール
を設けてコンタクトを形成する。
配線２２上にはパッシベーション膜２３が形成されてい
る。
る。
メタル層２０が全面に形成されることにより、１層目の
信号ライン用配線１３と２層目のメタル層２０の間の寄
生容置及び２層目のメタル層２０と３層目の信号ライン
用配線２２との間の寄生容量が問題になる場合があるが
１層間絶縁膜＋５゜２１をそれぞれ例えば１．２μｍ以
上とすることにより寄生容量を問題にならない程度まで
小さくすることができる。
信号ライン用配線１３と２層目のメタル層２０の間の寄
生容置及び２層目のメタル層２０と３層目の信号ライン
用配線２２との間の寄生容量が問題になる場合があるが
１層間絶縁膜＋５゜２１をそれぞれ例えば１．２μｍ以
上とすることにより寄生容量を問題にならない程度まで
小さくすることができる。
実施例は配線構造が３層のものであるが、５層以上のも
のにも適用することができる。５層摺造のものでは、例
えば２層目の配線層を全面にわたって形成してＧＮＤ用
とし、４層口の配線層も全面にわたって形成して′に５
．源用とすればよい。さらに多層構造のものについても
同様に適用することができる。
のにも適用することができる。５層摺造のものでは、例
えば２層目の配線層を全面にわたって形成してＧＮＤ用
とし、４層口の配線層も全面にわたって形成して′に５
．源用とすればよい。さらに多層構造のものについても
同様に適用することができる。
（発明の効果）
本発明では信号ラインを含む隣接する配線層の間を中性
信号ｗ用の導電体層でシールドするようにしたので、ク
ロストークなどによる回路の誤動作を有効に防止できる
とともに、チップ面積を小さくすることができる。
信号ｗ用の導電体層でシールドするようにしたので、ク
ロストークなどによる回路の誤動作を有効に防止できる
とともに、チップ面積を小さくすることができる。
また５本発明のシールド用導電体層は全面に敷きつめる
形状のものであるので、信号ラインの配。
形状のものであるので、信号ラインの配。
線膜計時にはクロストークなどを考慮する必要がなく、
従来から使用されている配置配線用ＣＡＤソフトを利用
することができる。
従来から使用されている配置配線用ＣＡＤソフトを利用
することができる。
第１回は一実施例を示す平面図、第２図は第１図のＢ−
Ｂ ’線位置での断面図、第３図は従来の半導体集積回
路装置を示す平面図、第４図は第３図のＡ−Ａ線位置で
の断面図である。 １２．１３．１４・・・・・１層目の配線、 １５゜
２１・・・・層間絶縁膜、２０・・・・・・２層目のＧ
ＮＤ用メタル層、２２・・・・・・３層目の配線。
Ｂ ’線位置での断面図、第３図は従来の半導体集積回
路装置を示す平面図、第４図は第３図のＡ−Ａ線位置で
の断面図である。 １２．１３．１４・・・・・１層目の配線、 １５゜
２１・・・・層間絶縁膜、２０・・・・・・２層目のＧ
ＮＤ用メタル層、２２・・・・・・３層目の配線。
Claims (1)
- （１）信号ラインが形成される隣接した配線層の間に、
絶縁膜を介し、スルーホールを除いて全面に敷きつめら
れた中性信号専用の導電体層が設けられている半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12937588A JPH01298745A (ja) | 1988-05-26 | 1988-05-26 | シールドされた多層配線をもつ半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12937588A JPH01298745A (ja) | 1988-05-26 | 1988-05-26 | シールドされた多層配線をもつ半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298745A true JPH01298745A (ja) | 1989-12-01 |
Family
ID=15008027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12937588A Pending JPH01298745A (ja) | 1988-05-26 | 1988-05-26 | シールドされた多層配線をもつ半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298745A (ja) |
-
1988
- 1988-05-26 JP JP12937588A patent/JPH01298745A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021928A (ja) | 半導体集積回路 | |
| US6693334B2 (en) | Semiconductor integrated circuit device | |
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| JP4932980B2 (ja) | オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JPH01298745A (ja) | シールドされた多層配線をもつ半導体集積回路装置 | |
| JP3376953B2 (ja) | 半導体集積回路装置 | |
| JPS5972152A (ja) | マスタスライス方式集積回路 | |
| JPS6035537A (ja) | 半導体集積回路 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP3010911B2 (ja) | 半導体装置 | |
| JPH03203363A (ja) | 半導体装置 | |
| JPS60165752A (ja) | 半導体集積回路 | |
| JP2000232103A (ja) | 半導体装置 | |
| WO2023127385A1 (ja) | 半導体集積回路装置 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPH0196947A (ja) | 半導体装置及びその製造方法 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JP3052374B2 (ja) | Ｃｍｏｓ集積回路のレイアウト方法 | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH02264432A (ja) | 半導体装置 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH0566737B2 (ja) | ||
| JPH02121362A (ja) | 半導体装置 |