JPH0130390B2 - - Google Patents
Info
- Publication number
- JPH0130390B2 JPH0130390B2 JP14619682A JP14619682A JPH0130390B2 JP H0130390 B2 JPH0130390 B2 JP H0130390B2 JP 14619682 A JP14619682 A JP 14619682A JP 14619682 A JP14619682 A JP 14619682A JP H0130390 B2 JPH0130390 B2 JP H0130390B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- thyristor
- pulse
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
ａ 技術分野
本発明は、誘導性負荷を励磁する電流制御装置
に関する。
に関する。
ｂ 技術的背景とその問題点
誘導性負荷を励磁する従来の電流制御装置を第
１図の制御ブロツク図に示す。
１図の制御ブロツク図に示す。
１は交流電源、２は交流電圧を直流電圧に変換
するサイリスタ２Ａにて構成された制御整流回
路、３は制御整流回路２にて励磁される誘導性負
荷、４は誘導性負荷３に流す電流の目標を設定す
る電流基準回路、５は誘導性負荷３に流れる電流
を検出する電流検出回路、６は電流基準回路４の
出力信号と、電流検出回路５の出力信号とを差動
的に入力し、偏差信号を比例績分演算する電流制
御演算回路、７は電流制御演算回路６の出力信号
により、制御整流回路２のサイリスタの点弧タイ
ミングを決める位相制御回路、８は位相制御回路
７の出力により、制御整流回路２のサイリスタの
ゲートに連続ゲートパルスを与える連続ゲートパ
ルス発生回路、９は位相制御回路７が連続ゲート
パルスをβリミツトへ位相シフトする為に、位相
制御回路７にシフト指令を与える位相しぼり回
路、１０，１１，１２，１３はサイリスタの両端
に発生するサージ電圧を吸収する為にサイリスタ
の両端に接続された、抵抗とコンデンサにより構
成されるスナバ回路、１４はサイリスタがゲート
に連続ゲートパルスを与えられた時ラツチしやす
くする為に制御整流回路２の出力側に接続された
ダミー抵抗である。
するサイリスタ２Ａにて構成された制御整流回
路、３は制御整流回路２にて励磁される誘導性負
荷、４は誘導性負荷３に流す電流の目標を設定す
る電流基準回路、５は誘導性負荷３に流れる電流
を検出する電流検出回路、６は電流基準回路４の
出力信号と、電流検出回路５の出力信号とを差動
的に入力し、偏差信号を比例績分演算する電流制
御演算回路、７は電流制御演算回路６の出力信号
により、制御整流回路２のサイリスタの点弧タイ
ミングを決める位相制御回路、８は位相制御回路
７の出力により、制御整流回路２のサイリスタの
ゲートに連続ゲートパルスを与える連続ゲートパ
ルス発生回路、９は位相制御回路７が連続ゲート
パルスをβリミツトへ位相シフトする為に、位相
制御回路７にシフト指令を与える位相しぼり回
路、１０，１１，１２，１３はサイリスタの両端
に発生するサージ電圧を吸収する為にサイリスタ
の両端に接続された、抵抗とコンデンサにより構
成されるスナバ回路、１４はサイリスタがゲート
に連続ゲートパルスを与えられた時ラツチしやす
くする為に制御整流回路２の出力側に接続された
ダミー抵抗である。
以上により構成される従来の電流制御装置は、
位相しぼり回路９がシフト指令を解除すると位相
制御回路７は電流制御演算回路６の出力信号に従
がつた位相よりトリガパルスを発生し、連続ゲー
トパルス発生回路８を介して第２図ｂ，ｃに示す
様な連続ゲートパルスを出力し、制御整流回路２
のサイリスタ２Ａのゲートに印加して誘導性負荷
３に流れる電流が、電流基準回路４の設定信号に
従がうように電流制御を行なう。
位相しぼり回路９がシフト指令を解除すると位相
制御回路７は電流制御演算回路６の出力信号に従
がつた位相よりトリガパルスを発生し、連続ゲー
トパルス発生回路８を介して第２図ｂ，ｃに示す
様な連続ゲートパルスを出力し、制御整流回路２
のサイリスタ２Ａのゲートに印加して誘導性負荷
３に流れる電流が、電流基準回路４の設定信号に
従がうように電流制御を行なう。
この場合、負荷電流が零の状態から起動すると
き、場合によつては起動できないと云う問題が発
生するが、第２図を用いて以下に説明する。
き、場合によつては起動できないと云う問題が発
生するが、第２図を用いて以下に説明する。
第２図ａは、交流電源の電圧波形、第２図ｂ，
ｃはサイリスタ２Ａのゲートに印加される連続ゲ
ートパルス、PAで示す一発目の立ち上がりは、
位相制御回路７で演算されたサイリスタ点弧タイ
ミングである。PA以後のパルスPBは、PAのパル
ス発生後第２図ａのｂ点に示すβリミツト以後数
パルス迄連続ゲートパルス発生回路８により連続
的に発生される。
ｃはサイリスタ２Ａのゲートに印加される連続ゲ
ートパルス、PAで示す一発目の立ち上がりは、
位相制御回路７で演算されたサイリスタ点弧タイ
ミングである。PA以後のパルスPBは、PAのパル
ス発生後第２図ａのｂ点に示すβリミツト以後数
パルス迄連続ゲートパルス発生回路８により連続
的に発生される。
従来狭幅のゲートパルスを用いて誘導性負荷３
に電流を流がすとき、ダミー抵抗１４の抵抗値は
サイリスタのラツチ電流を充分に流す値に選定さ
れていたが運転中の電力損失が大きくなる欠点が
ある。そこで第２図ｂ，ｃに示す様に連続した狭
幅のゲートパルスとしダミー抵抗１４の抵抗値を
大きく選定して電力損失が少くなる様に考慮して
いる。
に電流を流がすとき、ダミー抵抗１４の抵抗値は
サイリスタのラツチ電流を充分に流す値に選定さ
れていたが運転中の電力損失が大きくなる欠点が
ある。そこで第２図ｂ，ｃに示す様に連続した狭
幅のゲートパルスとしダミー抵抗１４の抵抗値を
大きく選定して電力損失が少くなる様に考慮して
いる。
第２図ｄは負荷電流が零の状態からゲートパル
スが与えられたときの負荷電流の通電初期の状態
を示した電流波形である。
スが与えられたときの負荷電流の通電初期の状態
を示した電流波形である。
時刻t1に於てゲートパルス第２図ｂが与えられ
ると、最初のパルスPAによりサイリスタ２Ａが
ターンオンして負荷電流が流れ始める。このとき
の負荷電流の立上りは電源と負荷を含む主回路イ
ンピーダンスの時定数に対応して増加し、パルス
PAの期間中には僅かの電流しか増加せずサイリ
スタ２Ａに流れる電流がラツチ電流まで達しな
い。このため、ゲートパルスPAが消滅するとサ
イリスタ２Ａが半導通状態となつて誘導性負荷の
放電回路を形成し増加した負荷電流を一担保持す
る様に動作する。その後、パルスPBが与えられ
ると半導通状態のサイリスタ２Ａは完全導通状態
となり再び負荷電流は増加し始め、パルスPBの
期間中にラツチ電流に達しなければパルスPBが
消滅したとき再びサイリスタ２Ａは半導通状態と
なる。以後、パルスPBが与えられる度に同様の
動作を繰り返しながら少しずつ負荷電流が増加す
る。
ると、最初のパルスPAによりサイリスタ２Ａが
ターンオンして負荷電流が流れ始める。このとき
の負荷電流の立上りは電源と負荷を含む主回路イ
ンピーダンスの時定数に対応して増加し、パルス
PAの期間中には僅かの電流しか増加せずサイリ
スタ２Ａに流れる電流がラツチ電流まで達しな
い。このため、ゲートパルスPAが消滅するとサ
イリスタ２Ａが半導通状態となつて誘導性負荷の
放電回路を形成し増加した負荷電流を一担保持す
る様に動作する。その後、パルスPBが与えられ
ると半導通状態のサイリスタ２Ａは完全導通状態
となり再び負荷電流は増加し始め、パルスPBの
期間中にラツチ電流に達しなければパルスPBが
消滅したとき再びサイリスタ２Ａは半導通状態と
なる。以後、パルスPBが与えられる度に同様の
動作を繰り返しながら少しずつ負荷電流が増加す
る。
その後、時刻t2に於て負荷電流I0の値まで増加
したとき、サイリスタ２Ａの電流がラツチ電流に
到達し以後はパルスが消滅しても負荷電流は増加
して流れ続け連続電流に於る通常の転流動作に入
る。
したとき、サイリスタ２Ａの電流がラツチ電流に
到達し以後はパルスが消滅しても負荷電流は増加
して流れ続け連続電流に於る通常の転流動作に入
る。
以上は正常に起動できた場合について説明した
が、ゲートパルスのパルス幅の異常、ダミー抵抗
１４の断線、その他の原因によりサイリスタ２Ａ
の電流がラツチ電流まで到達しない場合がある。
この場合サイリスタ２Ａには連続してゲートパル
スが与えられているにもかゝわらず目標の負荷電
流を流すことができず起動できない状態となる。
更に、この状態のまヽ放置しておくとスナバー回
路１０〜１３のコンデンサの充放電により同回路
の抵抗を焼損する危険、欠点がある。
が、ゲートパルスのパルス幅の異常、ダミー抵抗
１４の断線、その他の原因によりサイリスタ２Ａ
の電流がラツチ電流まで到達しない場合がある。
この場合サイリスタ２Ａには連続してゲートパル
スが与えられているにもかゝわらず目標の負荷電
流を流すことができず起動できない状態となる。
更に、この状態のまヽ放置しておくとスナバー回
路１０〜１３のコンデンサの充放電により同回路
の抵抗を焼損する危険、欠点がある。
ｃ 発明の目的
本発明の目的は、前述従来の欠点を除去する為
に、サイリスタがラツチできないのを検出するラ
ツチ不能検出回路を設けることによりスナバ回路
の抵抗の焼損を防止できる保護機能を備えた高信
頼性の電流制御装置を提供することにある。
に、サイリスタがラツチできないのを検出するラ
ツチ不能検出回路を設けることによりスナバ回路
の抵抗の焼損を防止できる保護機能を備えた高信
頼性の電流制御装置を提供することにある。
ｄ 発明の概要
本発明は、誘導性負荷に電力を供給するサイリ
スタを用いた電力変換回路と、前記サイリスタの
点弧パルスを連続した複数のパルスで与えるゲー
トパルス発生回路を具備した電流制御装置に於
て、負荷電流が所定の値以上になると第１の論理
信号を出力する電流レベル検出回路と、前記電流
制御装置の制御開始のタイミングから所定の時間
後に第２の論理信号を出力するタイマー回路と、
前記第１の論理信号と前記第２の論理信号から前
記点弧パルスの点弧位相を遅れ側に制御するシフ
ト信号を出力する論理回路を設けスナバー回路の
焼損を防止できる様にしたことを特徴とする電流
制御装置である。
スタを用いた電力変換回路と、前記サイリスタの
点弧パルスを連続した複数のパルスで与えるゲー
トパルス発生回路を具備した電流制御装置に於
て、負荷電流が所定の値以上になると第１の論理
信号を出力する電流レベル検出回路と、前記電流
制御装置の制御開始のタイミングから所定の時間
後に第２の論理信号を出力するタイマー回路と、
前記第１の論理信号と前記第２の論理信号から前
記点弧パルスの点弧位相を遅れ側に制御するシフ
ト信号を出力する論理回路を設けスナバー回路の
焼損を防止できる様にしたことを特徴とする電流
制御装置である。
ｅ 発明の実施例
第３図は、本発明による電流制御装置の一実施
例である。尚第１図の従来回路と同機能の回路
は、同符号を付して説明は省略する。１５〜１８
が本発明で新に設けたスナバ回路の抵抗の焼損を
防止する為のラツチ不能検出回路の構成である。
１５は電流検出回路５の出力信号を入力し、誘導
性負荷３に流れる電流がサイリスタのラツチ電流
以上になつたかどうかを検出する電流レベル検出
回路、１６は位相しぼり回路９からのシフト指令
の解除後、すなわち電流制御の開始後所定の時間
遅れを持つて“１”となる論理信号を出力するタ
イマー回路、１７はAND回路、１８はOR回路で
ある。
例である。尚第１図の従来回路と同機能の回路
は、同符号を付して説明は省略する。１５〜１８
が本発明で新に設けたスナバ回路の抵抗の焼損を
防止する為のラツチ不能検出回路の構成である。
１５は電流検出回路５の出力信号を入力し、誘導
性負荷３に流れる電流がサイリスタのラツチ電流
以上になつたかどうかを検出する電流レベル検出
回路、１６は位相しぼり回路９からのシフト指令
の解除後、すなわち電流制御の開始後所定の時間
遅れを持つて“１”となる論理信号を出力するタ
イマー回路、１７はAND回路、１８はOR回路で
ある。
上記の様に構成した電流制御装置に於て、位相
しぼり回路９からのシフト指令が解除されると通
常の電流制御が開始される。その後順調に起動し
て正常運転に入れば所定の時間後にサイリスタの
ラツチ電流以上の負荷電流が流れ電流レベル検出
回路１５の出力には“０”の論理信号が検出され
る。タイマー回路１６の出力はシフト指令の解除
後に時限を持つて“１”の論理信号を出力するが
この時限を充分大きく選定すれば正常に起動して
運転に入つたときにはAND回路１７の出力には
“１”の論理信号が現われない。
しぼり回路９からのシフト指令が解除されると通
常の電流制御が開始される。その後順調に起動し
て正常運転に入れば所定の時間後にサイリスタの
ラツチ電流以上の負荷電流が流れ電流レベル検出
回路１５の出力には“０”の論理信号が検出され
る。タイマー回路１６の出力はシフト指令の解除
後に時限を持つて“１”の論理信号を出力するが
この時限を充分大きく選定すれば正常に起動して
運転に入つたときにはAND回路１７の出力には
“１”の論理信号が現われない。
しかし、前述した様に何等かの原因によりタイ
マー回路１６の時限が経過してもラツチ電流に達
しないとき電流レベル検出回路１５の出力は
“１”の状態のまヽとなりタイマー回路１６の出
力が“１”となつたタイミングAND回路１７の
出力が“１”となりこの信号がOR回路１８を介
して位相制御回路７にシフト指令として入力され
る。この作用によりラツチ電流に達しない起動不
能の状態を放置してもサイリスタのオン、オフに
よるスナバー回路１０〜１３のコンデンサの充放
電による電力損失を減少させスナバー回路１０〜
１３の抵抗の焼損を防止することができる。
マー回路１６の時限が経過してもラツチ電流に達
しないとき電流レベル検出回路１５の出力は
“１”の状態のまヽとなりタイマー回路１６の出
力が“１”となつたタイミングAND回路１７の
出力が“１”となりこの信号がOR回路１８を介
して位相制御回路７にシフト指令として入力され
る。この作用によりラツチ電流に達しない起動不
能の状態を放置してもサイリスタのオン、オフに
よるスナバー回路１０〜１３のコンデンサの充放
電による電力損失を減少させスナバー回路１０〜
１３の抵抗の焼損を防止することができる。
ｆ 発明の効果
以上説明した様に、本発明によれば、誘導性負
荷を励磁する連続ゲートパルス方式の電流制御装
置に於て、何等かの原因によりサイリスタがラツ
チできず起動不能の状態となつたとき、この状態
で放置されても所定の時間後に自動的にシフト指
令を出すことにより連続ゲートパルスによるサイ
リスタのオン、オフの繰り返しによるスナバー回
路のコンデンサの充放電の繰り返しでスナバー回
路の抵抗に消費される電力損失を減少させ焼損か
ら防止できる電流制御装置を提供することができ
る。
荷を励磁する連続ゲートパルス方式の電流制御装
置に於て、何等かの原因によりサイリスタがラツ
チできず起動不能の状態となつたとき、この状態
で放置されても所定の時間後に自動的にシフト指
令を出すことにより連続ゲートパルスによるサイ
リスタのオン、オフの繰り返しによるスナバー回
路のコンデンサの充放電の繰り返しでスナバー回
路の抵抗に消費される電力損失を減少させ焼損か
ら防止できる電流制御装置を提供することができ
る。
第１図は、従来の電流制御装置を示すブロツク
図、第２図ａは、交流電源の電圧波形図、第２図
ｂ，ｃはサイリスタのゲートに印加する連続ゲー
トパルス、第２図ｄは負荷電流の立ち上がりを示
す波形図、第３図は、本発明による電流制御装置
の一実施例を示すブロツク図である。 １……交流電源、２……制御整流回路、３……
誘導性負荷、４……電流基準回路、５……電流検
出回路、６……電流制御演算回路、７……位相制
御回路、８……連続ゲートパルス発生回路、９…
…位相しぼり回路、１０，１１，１２，１３……
スナバー回路、１４……ダミー抵抗、１５……電
流レベル検出回路、１６……タイマー回路、１７
……AND回路、１８……OR回路。
図、第２図ａは、交流電源の電圧波形図、第２図
ｂ，ｃはサイリスタのゲートに印加する連続ゲー
トパルス、第２図ｄは負荷電流の立ち上がりを示
す波形図、第３図は、本発明による電流制御装置
の一実施例を示すブロツク図である。 １……交流電源、２……制御整流回路、３……
誘導性負荷、４……電流基準回路、５……電流検
出回路、６……電流制御演算回路、７……位相制
御回路、８……連続ゲートパルス発生回路、９…
…位相しぼり回路、１０，１１，１２，１３……
スナバー回路、１４……ダミー抵抗、１５……電
流レベル検出回路、１６……タイマー回路、１７
……AND回路、１８……OR回路。
Claims (1)
- １ 誘導性負荷に電力を供給するサイリスタを用
いた電力変換回路と、前記サイリスタの点弧パル
スを連続した複数のパルスで与えるゲートパルス
発生回路を具備した電流制御装置に於て、負荷電
流が所定の値以上になると第１の論理信号を出力
する電流レベル検出回路と、前記電流制御装置の
制御開始のタイミングから所定の時間後に第２の
論理信号を出力するタイマー回路と、前記第１の
論理信号と前記第２の論理信号から前記点弧パル
スの点弧位相を遅れ側に制御するシフト信号を出
力する論理回路を設けたことを特徴とする電流制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14619682A JPS5937885A (ja) | 1982-08-25 | 1982-08-25 | 電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14619682A JPS5937885A (ja) | 1982-08-25 | 1982-08-25 | 電流制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5937885A JPS5937885A (ja) | 1984-03-01 |
| JPH0130390B2 true JPH0130390B2 (ja) | 1989-06-19 |
Family
ID=15402296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14619682A Granted JPS5937885A (ja) | 1982-08-25 | 1982-08-25 | 電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937885A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08511827A (ja) * | 1993-06-25 | 1996-12-10 | ザ、プロクター、エンド、ギャンブル、カンパニー | 最適の比率の所定のビルダー類を含有する粒状洗剤組成物 |
-
1982
- 1982-08-25 JP JP14619682A patent/JPS5937885A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08511827A (ja) * | 1993-06-25 | 1996-12-10 | ザ、プロクター、エンド、ギャンブル、カンパニー | 最適の比率の所定のビルダー類を含有する粒状洗剤組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5937885A (ja) | 1984-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06245503A (ja) | 安定化電源コンバータの一次側コントローラ | |
| US4070699A (en) | Charging circuits using controlled magnetic fields | |
| JPS5822943B2 (ja) | テンリユウセイギヨソウチ | |
| JPS61218368A (ja) | 安定化高圧電源 | |
| JPS6066667A (ja) | パワ−・レギユレ−タ | |
| JPH0130390B2 (ja) | ||
| JPS6412176B2 (ja) | ||
| JPH0465616B2 (ja) | ||
| JPH0779562A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0528823Y2 (ja) | ||
| JPH0731135A (ja) | 補助電源装置 | |
| JPS6132899B2 (ja) | ||
| JPH0564423A (ja) | チヨツパ装置 | |
| JPS6011750Y2 (ja) | ゲ−トタ−ンオフサイリスタの制御装置 | |
| JPH0628950Y2 (ja) | 電圧形インバ−タの過電流防止回路 | |
| JP3781162B2 (ja) | サイリスタ整流器 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
| JPS6140942Y2 (ja) | ||
| JPS626417B2 (ja) | ||
| JPH0250709B2 (ja) | ||
| JP2599403Y2 (ja) | 直流電源装置 | |
| JPH0312069Y2 (ja) | ||
| JPS5883123A (ja) | 点火装置 | |
| JPS5849081A (ja) | 突入電流防止回路 |