JPH01307086A - 磁気バブル記憶装置の情報誤り訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 磁気バブル記憶装置の情報誤り訂正装置に関し、該バブ
ル記憶装置でエラーが発生した場合に、誤ってデータを
修正することを防ぐことを目的とし、 磁気バブルメモリ部と、磁気バブルメモリ部への情報の
書込み及び読出しを制御する制御手段と、情報誤り訂正
符号の生成及び情報誤りの検出及び訂正を行なう第一の
誤り制御手段と、パリティ符号の生成及びパリティ誤り
の検出を行なう第二の誤り制御手段とを有し、書込み情
報列をＬｌ、Ｌｌを第一の誤り制御手段に入力して得ら
れる情報誤り訂正符号列をＬ２、情報列Ｌｌ＋Ｌ２を第
二の誤り制御手段に入力して得られるパリティ情報列を
Ｌ３として、制御手段が磁気バブルメモリ部へ情報を書
込む場合は、情報列Ｌ１＋Ｌ２＋Ｌ３を書込み、読出す
場合は、読出された情報列Ｌｌ＋Ｌ２＋Ｌ３のうち、Ｌ
ｌのみを制御手段に入力し、Ｌ１＋Ｌ２を第１の誤り制
御手段に入力し、Ｌ１＋Ｌ２＋Ｌ３を第２の誤り制御手
段に入力し、第１の誤り制御手段と第２の誤り制御手段
が同時に情報誤りを検出した時は情報誤りの訂正を行な
い、どちらか一方のみが情報誤りを検出した時は情報誤
りの訂正を行なわず、エラー表示のみ行なうように構成
される。

〔産業上の利用分野〕

本発明は、バブルメモリ装置でエラーが発生した場合に
、誤ってデータを修正することを防ぐための、磁気バブ
ル記憶装置の情報誤り訂正装置に関する。

〔従来の技術〕

不揮発性と可動部のないことによる高信頬性を特徴とす
る磁気バブルメモリは、高信輔性を要求される分野で広
く利用されている０例えば、フロッピーディスクと比べ
た場合、エラーレートで１０４〜１０−　”倍と高い信
軌性を持っている。

しかしながら、多数のバブルメモリを長時間駆動する時
にはエラーの発生率が上がるので、信頼性を維持するた
めに、バブルメモリのコントローラにはエラー検出・訂
正機能が付いている。

この場合、エラー検出用の符号としては、ファイア符号
（所謂ＥＣＣ回路によって生成される符号の１種）と呼
ばれる符号を一般的に用いるが、この符号はエラービッ
トの間隔が一定長以下の場合には正しいエラー判定を行
なうが、該間隔が一定長以上になると誤判定を行なうこ
とがある。

〔発明が解決しようとする課題〕

したがって例えば１ページサイズで読出されるデータ（
例えば５１２ビツトからなる）のうち１ビツトのみがエ
ラーを生じた場合（１ビツトエラーの場合）には該エラ
ービットを検出して該エラーを完全に修正することがで
きるが、２ビツトランダムエラーの場合には、特に該エ
ラービットの間隔が所定長以上（例えば５ビツト以上）
となると、該続出しデータを誤って訂正してしまう（該
エラービットを同等修正しなかったり、あるいは仮に修
正したとしても誤った修正をしてしまう）可能性がある
。このため、かかる２ビツトランダムエラーの場合に、
該データを誤って訂正しないようにすることが必要とな
る。なお３ビツト以上のランダムエラーの発生する確率
は非常に低いので、かかる３ビツト以上のエラーについ
ては必ずしも対策をたてる必要はない。

本発明はかかる技術的課題のもとでなされたもので、バ
ブルメモリ装置からの読出しデータにエラーが発生した
場合に、例えば１ビツトエラーであることが検出された
場合には、該データの誤りの訂正を行うが、２ビツトラ
ンダムエラーであることが検出された場合には該データ
の誤りの訂正を行わず、単にエラー表示のみを行うよう
にして、上述したような誤ったデータ修正が行われるこ
とを防止したものである。

〔課題を解決するための手段〕

第１図は、本発明の基本構成を示すもので、図中、ｌは
バブルメモリ部であり、情報が記憶されるもの、２は制
御手段であり、該メモリ部ｌへの情報の書込み及び読出
しの制御を行なうもの、３は第１の誤り制御手段であり
、データ誤り訂正符号の生成及びデータ誤りの検出・訂
正を行なうもの、４は第２の誤り制御手段であり、パリ
ティ符号の生成及びパリティエラーの検出を行なうもの
である。

５はバブルメモリ部１の駆動タイミング信号、６−１は
バブルメモリ部１からの読出しデータ、６−２は読出し
時に第２の誤り制御手段４へ入力されるデータ、６−３
は読出し時に第１の誤り制御手段３へ入力されるデータ
、６−４は読出し時に制御手段２に入力されるデータ、
７−１は書込み時に制御手段２から出力され第１の誤り
制御手段３へ入力されるデータ、７−２は書込み時に第
１の誤り制御手段３から出力され第２の誤り制御手段４
へ入力されるデータ、７−３は書込み時に第２の誤り制
御手段４から出力されバブルメモリ部ｌへ入力されるデ
ータ、８−１及び８−２はそれぞれ第１及び第２の誤り
制御手段３及び４に入力されるデータシフトクロック、
９−１及び９−２はそれぞれ第１及び第２の誤り制御手
段３及び４から出力されるデータ誤り検出出力である。

ここで上記従来技術において用いられたエラー検出用の
符号（ファイア符号）は、上記第１の誤り制御手段３（
情報誤り訂正符号の生成および情報誤りの検出および訂
正を行うＥＣＣ回路などにより構成される）において生
成されるものであり、本発明はかかる従来技術において
用いられた第１の誤り制御手段とともに上記第２の誤り
制御手段４（パリティ符号の生成およびパリティ誤りの
検出を行う回路により構成される）を組合せることによ
って、上述したような誤ったデータの修正が行われるこ
とを防止したものである。

すなわち例えば１ビツトエラーの場合には、上記第１の
誤り制御手段３と第２の誤り制御手段４の双方が情報誤
りを検出することになり、このように上記再制御手段３
，４が同時に情報誤りを検出したときは情報誤りの修正
を行うが、例えば２ビツトランダムエラーの場合には、
上記第１の誤り制御手段３が情報誤りの検出をしたとし
ても、上記第２の誤り制御手段４（パリティチエツクに
よる誤り検出手段）は情報誤りの検出をすることがなく
、このように再制御手段３．４のうちの一方のみが情報
誤りを検出したときは、情報誤りの修正を行わず、単に
エラー表示のみを行い、それによって例えば装置の駆動
を停止するなどの手段がとられるようにされる。

〔作　用〕

第２図は上記第１図に示される装置の動作を示すタイミ
ング図である。

第２図（ａ）は書込み時のタイミング図であり、制御手
段２より出力されるデータ列Ｌｌ（上記７−１に相当）
に上記第１の制御手段３において例えば１２ビット程度
からなる誤り訂正符号列Ｌ２が付加され（上記７−２に
相当）、更に上記第２の制御手段４においてパリティ符
号列Ｌ３が付加された後（上記７−３に相当）、バブル
メモリ部ｌに書込まれる。なお該パリティ符号列Ｌ３は
単に１ビツトエラーと２ビツトランダムエラーとの判別
のみを行う場合には、１ビツトのみで構成してよい、ま
た８−Ｌ、８−２は上述したように上記各制御手段３．
４に入力されるシフトクロックであって、上記書込デー
タの各ビットと同期して出力される。

一方、第２図（ｂ）は読出し時のタイミング図であり、
バブルメモリ部ｌより読出されたデータ列Ｌ１＋Ｌ２＋
Ｌ３　（上記６−１に相当）の全部が該第２の制御手段
４に入力されて（上記６−２に相当）パリティチエツク
が行われ、次いでＬ１＋Ｌ２が該第１の制御手段３に入
力されて（上記６−３に相当）データ誤り訂正符号によ
るデータ誤りのチエツクが行われ、更にＬｌのみが制御
手段２に入力され（上記６−４に相当）、シリアル／パ
ラレル変換されてホストコンピュータに出力される。

制御手段２はＬ１＋Ｌ２＋Ｌ３のすべてのデータ列をバ
ブルメモリ部１より読出した後に、該各制御手段３，４
からそれぞれ出力されるデータ誤り検出出力９−１およ
び９−２をチエツクして、各出力９−１および９−２が
それぞれエラー発生を検出したか否かを判定する。ここ
で例えば該検出出力９−１のうち斜線を付した部分は該
第１の制御手段３に入力されるデータＬ１＋Ｌ２に応じ
てレベルが変化する不定のデータであるが、その後時点
ｔ１において、仮にエラー検出がなければその時出力さ
れるすべてのデータ（例えば１２ビツトの並列データ）
がロウレベルとなり、一方エラー検出を行った場合には
、その時出力されるデータ中にハイレベルのものが含ま
れる。同様に該検出出力９−２のうち斜線を付した部分
は該第２の制御手段４に入力されるデータＬ１＋Ｌ２十
Ｌ３に応じてレベルが変化する不定のデータであるが、
その後時点ｔ２において、仮にエラー検出がなければ（
すなわちエラーなしの場合および２ビツトエラーの場合
など）、その時出力されるデータ（例えば１ビツトデー
タ）はロウレベルとなり、一方、エラー検出を行った場
合（すなわち１ビツトエラーの場合など）には、その時
出力されるデータ（例えば１ビツトデータ）がハイレベ
ルとなる。

このようにして、該再検出出力９−１．９−２ともエラ
ー検出を行ったときには１ビツトエラーの発生とみなし
てデータの訂正を行ない、どちらか一方のみがエラー検
出を行ったときには、２ビツト又はそれ以上のランダム
エラーとみなしてデータの訂正を行なわず、データエラ
ーの表示のみを行う。

〔実施例〕

第３図は、第１図に示される装置の具体的構成を例示す
る回路図であって、第４図は、該第３図に示される回路
の動作を示すタイミング図である。

該第３図中、１０はカウンタであってシフトクロック１
２が入力されることにより、時点Ｔ、。

Ｔ！、およびＴ３でそれぞれロウレベルからハイレベル
に立上るタイミング信号１３−１（ＬｌとＬ２との切換
タイミング信号）１３−２（Ｌ２とＬ３との切換タイミ
ング信号）、および１３−３（全情報列のシフト終了タ
イミング信号）が出力される。

該第１の誤り制御手段３中、３−１はシフトレジスタ群
よりなる誤り訂正符号の生成および誤り検出・訂正回路
（所謂ＥＣＣ回路）であり、３−２は該回路３−１への
データを選択するセレクタであって、該セレクタに入力
されるセレクト信号Ｒ／Ｗがロウレベルのときは（書込
み時）、制御手段２から入力されるーＤＡＴＡ−ＯＵＴ
信号（第４図の７−１に相当）が出力され、一方線セレ
クト信号がハイレベルのときは（読出し時）、バブルメ
モリ部１から読み出されるＲ−ＤＡＴＡ−ＯＵＴ信号（
第４図の６−１に相当）が出力されて該ＥＣＣ回路３−
１に選択的に供給される。なお、該ＥＣＣ回路にはアン
ドゲートｕ−ｉを介して第４図に示されるシフトクロッ
ク列８−１が供給される。３−３はデータ書込み時にお
いてデータ列Ｌ１＋Ｌ２　（第４図の７−２に相当）を
生成するためのセレクタであって、そのセレクト信号１
３−１がロウレベルの間は上記７−１に相当するデータ
列Ｌｌを出力し、つづいて該セレクト信号がハイレベル
になると該シフトクロック列８−１により作動される該
ＥＣＣ回路３−１から例えば１２ビツトのデータ列Ｌ２
を出力する。

一方、該第２の誤り制御ｆＩ手段中、４−１はシフトレ
ジスタ、４−４はＥ−ＮＯＲ回路であって、これらによ
ってパリティ符号の生成および誤り検出回路が構成され
る。４−２は該Ｅ−ＮＯＲ回路４−４へのデータを選択
するセレクタであって、該セレクタに入力されるセレク
ト信号Ｒ／Ｗがロウレベルのときは該セレクタ３−３の
出力（上記７−２に相当）が出力され、一方線セレクト
信号がハイレベルのときはバブルメモリ部１から読み出
されるＲ−ＤＡＴＡ−ＯＵＴ信号が出力されて該Ｅ−Ｎ
ＯＲ回路４−４に選択的に供給される。なお該シフトレ
ジスタ４−１にはアンドゲート１１２を介して第４図に
示されるシフトクロック列８−２が供給される。また４
−３はデータ書込み時においてデータ列Ｌ１＋Ｌ２＋Ｌ
３　（第４図の７−３に相当）を生成するためのセレク
タであって、そのセレクト信号１３−２がロウレベルの
間は上記７−２に相当するデータ列Ｌ１＋Ｌ２を出力し
、つづいて該セレクト信号がハイレベルになるａ該シフ
トクロック列８−２により作動する該シフトレジスタ４
−１からパリティ符号用のデータＬ３（上述のように１
ビツトの場合もある）を出力する。このようにしてデー
タ書込み時には第４図（ａ）に示されるように該バブル
メモリ部に上記７−３に相当するデータ列Ｌ１＋Ｌ２＋
Ｌ３が書込まれる。なおデータ書込み時には、第４図（
ａ）の９−１および９−２に示されるように、該ＥＣＣ
回路３−１がらの出力のうち、データ列Ｌ２のみがセレ
クタ３−３がら出力され、また該シフトレジスタ４−１
がらの出力のうちデータＬ３のみがセレクタ４−３から
出力される。なお上記９−１および９−２において斜線
が付されている部分のデータは対応するセレクタの出力
側にとり出されない。

一方データ読出し時には第４図（ｂ）に示されるように
、該ＥＣＣ回路３−１からは、該シフトクロック列８−
１の終了時点における該ＥＣＣ回路３−１の出力（例え
ば１２ビット並列出力）が、誤り検出信号９−１として
制御手段２に供給され、一方、該シフトレジスタ４−１
からは該シフトクロツタ列８−２の終了時点における該
シフトレジスタ４−１の出力（１ビツト出力の場合もあ
る）が、パリティチエツク検出信号９−２として該制御
手段２に供給される。この場合、上述したように、該検
出信号９−１．９−２のうち、斜線を付した部分のデー
タは、入力されるデータに応じてそのレベルが変化する
不定のデータであるが、その後の時点Ｔ２およびＴ、に
おいて、仮にエラー検出がなければその時出力されるす
べてのデータがロウレベルとなり、一方エラー検出を行
った場合には、その時出力されるデータ中にハイレベル
のものが含まれる。

したがって上述したように、雨検出出力９−１゜９−２
ともエラー検出を行ったときには、１ビツトエラーの発
生とみなして該エラービットの訂正を行ない、どちらか
一方のみがエラー検出を行ったときは２ビツト又はそれ
以上のランダムエラーとみなしてデータの訂正を行なわ
ず、データエラーの表示のみを行ない、それにより装置
の駆動を停止するなどの処置がとられる。

〔発明の効果〕

本発明によれば、１ビツトエラーと２ビツトランダムエ
ラーをほぼ完全に区別できるので、２ビツトランダムエ
ラー時にデータを誤訂正することを防ぐことが可能とな
り、かかる磁気バブル記憶装置の性能向上に大きく寄与
することができる。

【図面の簡単な説明】

第１図は、本発明装置の基本構成を示すブロック図、 第２図は、第１図に示される装置の動作を示すタイミン
グ図、 第３図は、第１図に示される装置の具体的構成を例示す
る回路図、 第４図は、第３図に示される装置の動作を示すタイミン
グ図である。 （符号の説明） １；磁気バブルメモリ部、 ２：制御手段、 ３：第１の誤り制御手段、 ４：第２の誤り制御手段。

Claims (1)

【特許請求の範囲】
1. １、磁気バブルメモリ部（１）と、磁気バブルメモリ部
   （１）への情報の書込み及び読出しを制御する制御手段
   （２）と、情報誤り訂正符号の生成及び情報誤りの検出
   及び訂正を行なう第一の誤り制御手段（３）と、パリテ
   イ符号の生成及びパリテイ誤りの検出を行なう第二の誤
   り制御手段（４）とを有し、書込み情報列をＬ１、Ｌ１
   を第一の誤り制御手段（３）に入力して得られる情報誤
   り訂正符号列をＬ２、情報列Ｌ１＋Ｌ２を第二の誤り制
   御手段（４）に入力して得られるパリテイ情報列をＬ３
   として、制御手段（２）が磁気バブルメモリ部（１）へ
   情報を書込む場合は、情報列Ｌ１＋Ｌ２＋Ｌ３を書込み
   、読出す場合は、読出された情報列Ｌ１＋Ｌ２＋Ｌ３の
   うち、Ｌ１のみを制御手段（２）に入力し、Ｌ１＋Ｌ２
   を第１の誤り制御手段（３）に入力し、Ｌ１＋Ｌ２＋Ｌ
   ３を第２の誤り制御手段（４）に入力し、第１の誤り制
   御手段（３）と第２の誤り制御手段（４）が同時に情報
   誤りを検出した時は情報誤りの訂正を行ない、どちらか
   一方のみが情報誤りを検出した時は情報誤りの訂正を行
   なわず、エラー表示のみ行なうことを特徴とする、磁気
   バブル記憶装置の情報誤り訂正装置。