JPH01310534A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01310534A JPH01310534A JP14139188A JP14139188A JPH01310534A JP H01310534 A JPH01310534 A JP H01310534A JP 14139188 A JP14139188 A JP 14139188A JP 14139188 A JP14139188 A JP 14139188A JP H01310534 A JPH01310534 A JP H01310534A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- semiconductor device
- conductivity
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に不純物イ
オンを所定の領域に注入するイオン注入工程において半
導体装置がチャージアップし半導体装置内の絶縁薄膜が
静電破壊することのない半導体装置の製造方法に関する
ものである。
オンを所定の領域に注入するイオン注入工程において半
導体装置がチャージアップし半導体装置内の絶縁薄膜が
静電破壊することのない半導体装置の製造方法に関する
ものである。
第２図は従来の半導体装置の製造方法を示す断面工程図
であり、図において、１はＳｉ基板、２は素子分離用の
絶縁膜（一般には５ｉｏ２）、３ａ及び３ｂは薄い絶縁
膜であり、４はポリシリコンゲートである。また５は所
望のＳｉ基板中に不純物イオンを打ち込むためのフォト
マスクである。
であり、図において、１はＳｉ基板、２は素子分離用の
絶縁膜（一般には５ｉｏ２）、３ａ及び３ｂは薄い絶縁
膜であり、４はポリシリコンゲートである。また５は所
望のＳｉ基板中に不純物イオンを打ち込むためのフォト
マスクである。
次に製造工程について説明する。まず、第２図（ａ）に
示すように、フォトマスク５をエツチングマスクとして
薄い絶縁膜３ｂを除去し、続いて第２図ｔｂ＋に示すよ
うにイオン注入器を用いて不純物イオン８を半導体装置
全面に注入する。このとき、前記フォトマスク５は正に
帯電し、その帯電量が増加し、Ｓｉ基板１が接地した瞬
間に第２図（Ｃ１に示すように最も弱い薄い酸化膜３ａ
を破壊して短絡する。その結果、半導体装置が正常な機
能を失う。
示すように、フォトマスク５をエツチングマスクとして
薄い絶縁膜３ｂを除去し、続いて第２図ｔｂ＋に示すよ
うにイオン注入器を用いて不純物イオン８を半導体装置
全面に注入する。このとき、前記フォトマスク５は正に
帯電し、その帯電量が増加し、Ｓｉ基板１が接地した瞬
間に第２図（Ｃ１に示すように最も弱い薄い酸化膜３ａ
を破壊して短絡する。その結果、半導体装置が正常な機
能を失う。
従来の半導体装置の製造方法は以上のように構成されて
いるので、そのイオン注入工程において静電破壊が生じ
、半導体装置がその機能を失うという問題点があった。
いるので、そのイオン注入工程において静電破壊が生じ
、半導体装置がその機能を失うという問題点があった。
現在この静電破壊を防止する方法としては注入電流値を
極端に低下させる方法があるが、生産性が落ちる。又、
イオン注入器に帯電防止対策を施す手段があるが、高価
でかつ不完全である。
極端に低下させる方法があるが、生産性が落ちる。又、
イオン注入器に帯電防止対策を施す手段があるが、高価
でかつ不完全である。
この発明は上記のような問題点を解消するためになされ
たもので、イオン注入工程において静電破壊の生じない
信頼性が高くかつ高歩留の半導体装置の製造方法を得る
ことを目的とする。
たもので、イオン注入工程において静電破壊の生じない
信頼性が高くかつ高歩留の半導体装置の製造方法を得る
ことを目的とする。
この発明に係る半導体装置の製造方法は不純物注入工程
において少なくとも１種類の導電性膜を含む２種以上の
異なった材料からなる２層以上の多層構造の膜をマスク
として用いて不純物注入を行うようにしたものである。
において少なくとも１種類の導電性膜を含む２種以上の
異なった材料からなる２層以上の多層構造の膜をマスク
として用いて不純物注入を行うようにしたものである。
この発明においては導電性のマスクを用いて不純物注入
を行うようにしたから、イオン注入工程における静電破
壊を防止できる。
を行うようにしたから、イオン注入工程における静電破
壊を防止できる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体装置の製造方法を示
す断面工程図であり、図において、１はＳｉ基板１．２
は素子分離用の絶縁膜（一般には５ｔｏｕ）、３ａ、３
ｂは薄い絶縁膜、４はポリシリコンゲート、５はフォト
レジスト、６は第１Ｎ目のマスクとしての酸化膜、７は
第２層目のマスクとしての導電性膜（例えばＡＮ）、８
はイオン注入される不純物イオンである。
図は本発明の一実施例による半導体装置の製造方法を示
す断面工程図であり、図において、１はＳｉ基板１．２
は素子分離用の絶縁膜（一般には５ｔｏｕ）、３ａ、３
ｂは薄い絶縁膜、４はポリシリコンゲート、５はフォト
レジスト、６は第１Ｎ目のマスクとしての酸化膜、７は
第２層目のマスクとしての導電性膜（例えばＡＮ）、８
はイオン注入される不純物イオンである。
次に製造工程について説明する。
まず、第１図（ａｌに示すように、Ｓｉ基板ｌ上の所望
の箇所に分離用絶縁膜２．薄い絶縁膜３ａ。
の箇所に分離用絶縁膜２．薄い絶縁膜３ａ。
３ｂ、ポリシリコンゲート４を形成した後に、半導体装
置全面に第１層目のマスクである酸化膜６を形成する。
置全面に第１層目のマスクである酸化膜６を形成する。
この形成方法としては低温ＣＶＤや塗布方法等がある。
次に第１図（ｂ）に示すように、第２層目のマスクとし
て導電性膜７を前記酸化膜６上全面にわたって被覆する
。さらに第１図（Ｃ）に示すように、フォトレジスト５
を導電性膜７上全面にわたって塗布し、所望のパターン
を形成して開口部を設ける。引き続いて第１図（ｄ）に
示すように、フォトレジスト５をマスクとして導電性膜
７゜酸化膜６そして薄い酸化Ｉｆ！３ｂを順に除去する
。
て導電性膜７を前記酸化膜６上全面にわたって被覆する
。さらに第１図（Ｃ）に示すように、フォトレジスト５
を導電性膜７上全面にわたって塗布し、所望のパターン
を形成して開口部を設ける。引き続いて第１図（ｄ）に
示すように、フォトレジスト５をマスクとして導電性膜
７゜酸化膜６そして薄い酸化Ｉｆ！３ｂを順に除去する
。
そして、第１図（ｅ）に示すように、フォトレジスト５
を除去して導電性膜７が最表面に露出した状態で、イオ
ン注入器を用いて不純物イオン８を注入する。この時、
導電性膜７上に注入された正の電荷は導電性膜７を伝わ
って放電し、第１図ｉｆ）に示すように半導体装置は帯
電することはない。注入完了後第１図（ｇ）に示すよう
に、導電性膜７及び酸化膜６を除去して注入工程を完了
とする。
を除去して導電性膜７が最表面に露出した状態で、イオ
ン注入器を用いて不純物イオン８を注入する。この時、
導電性膜７上に注入された正の電荷は導電性膜７を伝わ
って放電し、第１図ｉｆ）に示すように半導体装置は帯
電することはない。注入完了後第１図（ｇ）に示すよう
に、導電性膜７及び酸化膜６を除去して注入工程を完了
とする。
このように、本実施例ではイオン注入工程に用いるマス
クを酸化膜とｇｌ、電性膜の２層構造とし、イオン注入
時に注入される正の電荷を上記導電性膜を介して放電す
るようにしたから、マスクの帯電による半導体装置の静
電破壊を防止できる。
クを酸化膜とｇｌ、電性膜の２層構造とし、イオン注入
時に注入される正の電荷を上記導電性膜を介して放電す
るようにしたから、マスクの帯電による半導体装置の静
電破壊を防止できる。
（発明の効果〕
以上のように、この発明によれば導電性膜を含んだ多層
構造のマスクによって不純物イオン注入を行うようにし
たから、帯電による半導体装置の静電破壊のない信頼性
が高く、かつ高歩留の半導体装置の製造方法を実現でき
る効果がある。
構造のマスクによって不純物イオン注入を行うようにし
たから、帯電による半導体装置の静電破壊のない信頼性
が高く、かつ高歩留の半導体装置の製造方法を実現でき
る効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す断面工程図、第２図は従来の半導体装置の製造
方法を示す断面工程図である。 １はＳｉ基板、２は分離用絶縁膜、３は薄い牟色縁膜、
４はポリシリコンゲート、５はフォトレジスト、６は第
１層目のマスク（酸化膜）、７は第２層目のマスク（導
電性膜）、８は不純物イオン。 なお図中同一符号は同−又は相当部分を示す。
法を示す断面工程図、第２図は従来の半導体装置の製造
方法を示す断面工程図である。 １はＳｉ基板、２は分離用絶縁膜、３は薄い牟色縁膜、
４はポリシリコンゲート、５はフォトレジスト、６は第
１層目のマスク（酸化膜）、７は第２層目のマスク（導
電性膜）、８は不純物イオン。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体装置の製造方法において、 不純物イオンを所定領域に注入するイオン注入工程にお
いて少なくとも１種類の導電性膜を含む２種以上の異な
った材料からなる２層以上の多層構造の膜をマスクとし
て用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139188A JPH01310534A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139188A JPH01310534A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310534A true JPH01310534A (ja) | 1989-12-14 |
Family
ID=15290902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14139188A Pending JPH01310534A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310534A (ja) |
-
1988
- 1988-06-08 JP JP14139188A patent/JPH01310534A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258203B1 (ko) | 아날로그 반도체 소자의 제조방법 | |
| KR100717409B1 (ko) | 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법 | |
| JPH01310534A (ja) | 半導体装置の製造方法 | |
| US20040180297A1 (en) | Method for forming pattern in semiconductor device | |
| US6028005A (en) | Methods for reducing electric fields during the fabrication of integrated circuit devices | |
| US5290709A (en) | Method of manufacturing semiconductor device | |
| KR100313543B1 (ko) | 플랫 롬 제조방법 | |
| US4268328A (en) | Stripped nitride MOS/MNOS process | |
| KR100470992B1 (ko) | 비활성메모리장치의저항형성방법 | |
| JP3783240B2 (ja) | フラッシュメモリの製造方法 | |
| JPH01196817A (ja) | 半導体装置の製造方法 | |
| KR100568424B1 (ko) | 반도체 소자의 선택적 실리사이드 형성 방법 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0371625A (ja) | 半導体装置の製造方法 | |
| JPH0927618A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| KR100260635B1 (ko) | Eprom 소자 제조방법 | |
| KR100252769B1 (ko) | 반도체소자의전도층형성방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| CN107026082B (zh) | 功率整流二极管的制法 | |
| KR100239401B1 (ko) | 반도체 소자의 웰 및 그 형성방법 | |
| KR0179019B1 (ko) | 고전압 소자 제조방법 | |
| JPS6445156A (en) | Manufacture of semiconductor device | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 |