JPH01196817A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01196817A JPH01196817A JP2316588A JP2316588A JPH01196817A JP H01196817 A JPH01196817 A JP H01196817A JP 2316588 A JP2316588 A JP 2316588A JP 2316588 A JP2316588 A JP 2316588A JP H01196817 A JPH01196817 A JP H01196817A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor substrate
- pattern
- chip
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にイオン注入
の耐マスク膜の性質とパターン形状に関するものである
。
の耐マスク膜の性質とパターン形状に関するものである
。
近年、半導体装置は、高密度化、高速化を図る為にスケ
ーリングによる微細パターン化を進める必要があるので
、浅い拡散層、及び非常に薄い絶縁膜を用いる技術を利
用している。しかし、これらの薄い絶縁膜、浅い拡散層
を用いると、半導体装置の絶縁耐圧低下を招き、静電気
による半導体装置の破壊が問題となってきている。
ーリングによる微細パターン化を進める必要があるので
、浅い拡散層、及び非常に薄い絶縁膜を用いる技術を利
用している。しかし、これらの薄い絶縁膜、浅い拡散層
を用いると、半導体装置の絶縁耐圧低下を招き、静電気
による半導体装置の破壊が問題となってきている。
特にＭＯ８型ダイナミックＲＡＭ等では、微少な電荷を
容量部分に蓄え、この電荷を信号として取扱っているの
で高密度化が進み、パターンが微細になってきても出来
るだけ多くの電荷を蓄積し大きな信号量を取り出す為に
非常に薄い絶縁膜を利用している。
容量部分に蓄え、この電荷を信号として取扱っているの
で高密度化が進み、パターンが微細になってきても出来
るだけ多くの電荷を蓄積し大きな信号量を取り出す為に
非常に薄い絶縁膜を利用している。
ところで、従来からＭＯ８型半導体装置の製造工程では
、不純物の導入量が正確にコントロールできること、半
導体基板を加熱せずに不純物を注入できるので浅い拡散
層を形成することが可能なこと等の理由でイオン注入技
術が多用されている。
、不純物の導入量が正確にコントロールできること、半
導体基板を加熱せずに不純物を注入できるので浅い拡散
層を形成することが可能なこと等の理由でイオン注入技
術が多用されている。
つまり、正確にトス量が電流値としてカウントできるの
でＭＯＳ）ランジスタの量も重要なパラメータであるＶ
ＴＭを決める半導体基板表面の不純物濃度のコントロー
ルには、１０〜１５０ＫｅＶのエネルギーで、１０１０
〜１０１３ａｔｏｍ／ｃｎｉの不純物イオンを半導体基
板に注入し、所望のＶＴＭを得ている。さらに、ＭＯＳ
）ランジスタのソース、ドレイン拡散層の形成、ポリシ
リコンへの不純物ドープ、半導体基板への酸素、窒素等
の導入による半導体基板内での絶縁物の形成等には１０
〜２００ＫｅＶのエネルギーで１０１４〜１０ ”ａｔ
ｏｍ／ａｄのイオン注入を行っており、半導体装置製造
には必要不可欠な技術として利用されている。
でＭＯＳ）ランジスタの量も重要なパラメータであるＶ
ＴＭを決める半導体基板表面の不純物濃度のコントロー
ルには、１０〜１５０ＫｅＶのエネルギーで、１０１０
〜１０１３ａｔｏｍ／ｃｎｉの不純物イオンを半導体基
板に注入し、所望のＶＴＭを得ている。さらに、ＭＯＳ
）ランジスタのソース、ドレイン拡散層の形成、ポリシ
リコンへの不純物ドープ、半導体基板への酸素、窒素等
の導入による半導体基板内での絶縁物の形成等には１０
〜２００ＫｅＶのエネルギーで１０１４〜１０ ”ａｔ
ｏｍ／ａｄのイオン注入を行っており、半導体装置製造
には必要不可欠な技術として利用されている。
そして、第２図（ａ）に半導体ウェノ・−を示し、第２
図（ｂ）にその一部を拡大して示しであるように、これ
らのイオン注入の場合、多くは、イオン注入の耐マスク
性の材質としてはパターンを形成したレジストが、その
まま用いられていた。一般には、イオン注入工程の為の
フォトリングラフィ工程、（レジスト塗布、目合わせ露
光、現像焼しめ）を経て、半導体基板上に形成されたレ
ジストパターンをそのまま耐イオン注入のマスクとして
用いている。
図（ｂ）にその一部を拡大して示しであるように、これ
らのイオン注入の場合、多くは、イオン注入の耐マスク
性の材質としてはパターンを形成したレジストが、その
まま用いられていた。一般には、イオン注入工程の為の
フォトリングラフィ工程、（レジスト塗布、目合わせ露
光、現像焼しめ）を経て、半導体基板上に形成されたレ
ジストパターンをそのまま耐イオン注入のマスクとして
用いている。
〔発明が解決しようとする問題点〕
上述した従来法によるイオン注入技術では、耐イオン注
入用のマスクとして絶縁物であるレジストを用いている
為、電荷粒子によるイオン注入を行うと、レジスト表面
に電荷がチャージアップし、レジスト端部と半導体基板
の間で放電が起り、半導体基板上に形成された絶縁物が
破壊されてしまうという重大な欠点がある。
入用のマスクとして絶縁物であるレジストを用いている
為、電荷粒子によるイオン注入を行うと、レジスト表面
に電荷がチャージアップし、レジスト端部と半導体基板
の間で放電が起り、半導体基板上に形成された絶縁物が
破壊されてしまうという重大な欠点がある。
従来の半導体装置では、例えばＭＯ８型半導体装置のゲ
ート絶縁膜は５００〜１０００人程度であり、上述した
ようなイオン注入のチャージアップによる破壊は見られ
なかったが、近年パターンの微細化に伴うスケーリング
が行われ、特にＭＯ３型ダイナミックＲＡＭ等の容量絶
縁膜は１００人前後の膜厚が用いられているので、上述
したイオン注入によるチャージアップで容量絶縁膜はす
べて破壊されてしまった。又、この問題を解決するた為
に、耐イオン注入用のマスク材として、絶縁物であるレ
ジストから導電性のある金属に変更してみたが、前述し
た１００人の容量絶縁膜のほとんどは、破壊されており
、半導体装置を製造することが出来ないという致命的な
欠陥がある。
ート絶縁膜は５００〜１０００人程度であり、上述した
ようなイオン注入のチャージアップによる破壊は見られ
なかったが、近年パターンの微細化に伴うスケーリング
が行われ、特にＭＯ３型ダイナミックＲＡＭ等の容量絶
縁膜は１００人前後の膜厚が用いられているので、上述
したイオン注入によるチャージアップで容量絶縁膜はす
べて破壊されてしまった。又、この問題を解決するた為
に、耐イオン注入用のマスク材として、絶縁物であるレ
ジストから導電性のある金属に変更してみたが、前述し
た１００人の容量絶縁膜のほとんどは、破壊されており
、半導体装置を製造することが出来ないという致命的な
欠陥がある。
上述したように従来技術でもイオン注入のチャージアッ
プによる絶縁破壊対策としてイオン注入の耐マスク材と
して導電性のある物質を用いる試みを行ってみたが、絶
縁物の膜厚が非常に薄くなる（シリコン酸化膜で３００
Å以下）と効果が無いことを発見した。さらに、パター
ンの微細化（パターン幅が１μ前後）に伴い、縮少露光
でパターン形成を行う場合、従来技術ではパターン設計
が容易となるので第２図（ｄ）に示すようにそれぞれの
チップ単位でパターン形成を行っており、また、高額な
縮少露光装置を有効稼働される為に完全にチップが形成
できる領域のみを露光し、第２図（ｃ）に示すように半
導体基板全域に渡ってパターン形成を行っていなかった
が、本発明では、それぞれのチップ間もパターンで繋ぎ
、半導体基板全域に渡ってパターンを形成するという従
来技術には無い新規性を有する。
プによる絶縁破壊対策としてイオン注入の耐マスク材と
して導電性のある物質を用いる試みを行ってみたが、絶
縁物の膜厚が非常に薄くなる（シリコン酸化膜で３００
Å以下）と効果が無いことを発見した。さらに、パター
ンの微細化（パターン幅が１μ前後）に伴い、縮少露光
でパターン形成を行う場合、従来技術ではパターン設計
が容易となるので第２図（ｄ）に示すようにそれぞれの
チップ単位でパターン形成を行っており、また、高額な
縮少露光装置を有効稼働される為に完全にチップが形成
できる領域のみを露光し、第２図（ｃ）に示すように半
導体基板全域に渡ってパターン形成を行っていなかった
が、本発明では、それぞれのチップ間もパターンで繋ぎ
、半導体基板全域に渡ってパターンを形成するという従
来技術には無い新規性を有する。
本発明の製造方法においては、先ず第１にイオン注入の
耐マスク性物質が導電性を有すること、第２に半導体基
板上にパターンを形成された前述の耐マスク性物質が半
導体基板全域に渡ってそれぞれのパターンの一部もしく
は全部が繋っていることである。
耐マスク性物質が導電性を有すること、第２に半導体基
板上にパターンを形成された前述の耐マスク性物質が半
導体基板全域に渡ってそれぞれのパターンの一部もしく
は全部が繋っていることである。
以下、本発明の実施例について図面を参照して簡単に説
明する。
明する。
本発明の半導体装置の製造方法では、まずイオン注入の
耐マスクパターンを形成する工程において、半導体基板
上に導電性被膜、例えばアルミニュウム膜を約１μ被着
し、通常のフォトリングラフィ技術を用いて、前述の導
電性被膜上にフォトレジストでイオン注入の耐マスクパ
ターンを形成する。次に、前述のフォトレジストパター
ンをマスクとしてエツチングを行い、導電性被膜で耐イ
オン注入用のマスクパターンを形成した後、導電性被膜
のエツチングマスクに用いたレジストを除去する。この
様子を示すのが第１図である。第１図（ａ）では、半導
体基板全域に渡って、導電性被膜による耐イオン注入用
マスクパターンが形成されている。第１図（ｂ）は、第
１図（ａ）の一部分の拡大図で、チップ単位に耐イオン
注入用マスクパターンが形成されており、そのチップ単
位のパターン１が隣接するチップ２，３，４．５とチッ
プ間を連結するパターン６によって繋っている。
耐マスクパターンを形成する工程において、半導体基板
上に導電性被膜、例えばアルミニュウム膜を約１μ被着
し、通常のフォトリングラフィ技術を用いて、前述の導
電性被膜上にフォトレジストでイオン注入の耐マスクパ
ターンを形成する。次に、前述のフォトレジストパター
ンをマスクとしてエツチングを行い、導電性被膜で耐イ
オン注入用のマスクパターンを形成した後、導電性被膜
のエツチングマスクに用いたレジストを除去する。この
様子を示すのが第１図である。第１図（ａ）では、半導
体基板全域に渡って、導電性被膜による耐イオン注入用
マスクパターンが形成されている。第１図（ｂ）は、第
１図（ａ）の一部分の拡大図で、チップ単位に耐イオン
注入用マスクパターンが形成されており、そのチップ単
位のパターン１が隣接するチップ２，３，４．５とチッ
プ間を連結するパターン６によって繋っている。
このように半導体基板全域に渡って導電性被膜で形成さ
れた耐イオン注入マスクパターンがその一部で連結され
ている状態でイオン注入を行えば、非常に薄い絶縁膜を
用いた半導体装置でもイオン注入工程におけるチャージ
アップによる絶縁膜の破壊を防ぐことができる。
れた耐イオン注入マスクパターンがその一部で連結され
ている状態でイオン注入を行えば、非常に薄い絶縁膜を
用いた半導体装置でもイオン注入工程におけるチャージ
アップによる絶縁膜の破壊を防ぐことができる。
尚、本発明では連結パターン６はチップ単位のパターン
の接続が可能であれば、どのようなパターンでも良く、
又、チップ単位内ではすべてのパターンが接続してなく
てもその効果は同じように良いことが確認できている。
の接続が可能であれば、どのようなパターンでも良く、
又、チップ単位内ではすべてのパターンが接続してなく
てもその効果は同じように良いことが確認できている。
本発明の効果について図面を用いて簡単に説明する。
第３図は、半導体基板としてシリコン基板上に、また絶
縁膜としてシリコン熱酸化膜をそれぞれ５００人、３０
０人、１００人形成し、本発明による製造方法でイオン
注入工程を経た後、前記熱酸化膜の絶縁耐圧を調査した
結果である。また、第４図は、第３図と同一の熱酸化膜
を形成した後、従来法によるイオン注入工程を行い、前
述と同様に酸化膜の絶縁耐圧を調査した結果である。
縁膜としてシリコン熱酸化膜をそれぞれ５００人、３０
０人、１００人形成し、本発明による製造方法でイオン
注入工程を経た後、前記熱酸化膜の絶縁耐圧を調査した
結果である。また、第４図は、第３図と同一の熱酸化膜
を形成した後、従来法によるイオン注入工程を行い、前
述と同様に酸化膜の絶縁耐圧を調査した結果である。
第３図から解るように、本発明の製造方法によってイオ
ン注入工程を行えば、酸化膜厚が１００人と極めて薄く
なっても絶縁耐圧の劣化が見られない。一方策４図の従
来法では、酸化膜が５００人と厚い場合は、本発明のそ
の絶縁耐圧に大きな差は認められないが、酸化膜が３０
０人、１００人と絶縁耐圧は劣化し、１００人となると
ほとんど破壊しており実使用にはとても耐えない。
ン注入工程を行えば、酸化膜厚が１００人と極めて薄く
なっても絶縁耐圧の劣化が見られない。一方策４図の従
来法では、酸化膜が５００人と厚い場合は、本発明のそ
の絶縁耐圧に大きな差は認められないが、酸化膜が３０
０人、１００人と絶縁耐圧は劣化し、１００人となると
ほとんど破壊しており実使用にはとても耐えない。
以上説明したように、本発明は耐イオン注入マスクパタ
ーンの材質として導電性被膜を用い、かつ、そのパター
ンの一部が半導体基板全域に渡って連結していることに
より、イオン注入によって生じたチャージを半導体基板
周辺を通して逃がすことができ、非常に薄い絶縁物を用
いた半導体装置でもイオン注入によるチャージアップ現
象で絶縁物が破壊されることを防ぐことができた。
ーンの材質として導電性被膜を用い、かつ、そのパター
ンの一部が半導体基板全域に渡って連結していることに
より、イオン注入によって生じたチャージを半導体基板
周辺を通して逃がすことができ、非常に薄い絶縁物を用
いた半導体装置でもイオン注入によるチャージアップ現
象で絶縁物が破壊されることを防ぐことができた。
従って本発明を用いれば非常に薄い絶縁物を用いた半導
体装置が実現でき、さらに高集積化した半導体装置の製
造が可能となり、２年で４倍という集積度の向上が要求
されているメモリーデバイスの実用化にも大きく貢献で
きる。
体装置が実現でき、さらに高集積化した半導体装置の製
造が可能となり、２年で４倍という集積度の向上が要求
されているメモリーデバイスの実用化にも大きく貢献で
きる。
第１図は、本発明の実施例を示す図で、第１（ａ）は、
半導体基板全域に渡って本発明による耐イオン注入マス
クパターンが形成されている様子を示し、第１図（ｂ）
は第１図（ａ）の一部分の拡大図である。 第１図において、１，２，３，４．５は、それぞれチッ
プ単位のパターン、６は、連結パターンである。 第２図は、従来法による実施例を示す図で第２図（ａ）
は半導体基板上にチップ単位の耐イオン注入マスクパタ
ーンが形成されている様子を示す。 第２図（ｂ）は、第２図（ａ）の一部分の拡大図で、従
来法では、耐イオン注入マスクパターンがそｈぞれのチ
ップ単位で形成されていることを示す図である。 第３図は、本発明の効果を示す図で、シリコン基板上に
形成した熱酸化膜の絶縁耐圧を示す図である。第３図に
おいて、縦軸は発生率、横軸は絶縁耐圧を示す。第３図
（ａ）、 （ｂ）、 （ｃ）はそれぞれ、熱酸化膜が５
００人、３００人、１００人の場合、本発明の耐イオン
注入マスクパターンを形成して、イオン注入を行った後
の熱酸化膜の絶縁耐圧を示す図である。 第４図は、本発明の効果を比較するために１第３図と同
一構造で、従来法による耐イオン注入マスクパターンを
形成して、イオン注入を行った場合の絶縁耐圧を示す図
である。第４図において、縦軸、横軸は第３図と同じで
ある。第４図（ａ）。 （ｂ）、 （ｃ）ハ（−れぞれ熱酸化膜が５００人、３
００人。 １００人と第３図（ａ）、 （ｂ）、 （ｃ）と同一構
成で、前述したように従来法による耐イオン注入マスク
のパターンを用いてイオン注入を行った場合の熱酸化膜
の絶縁耐圧を示す図である。 代理人 弁理士 内 原 音 （肺 （α〕 第１ 圀 ルノ （ａ、） ＺＴＥ １ＭＥＡＫＤ０１４／Ｎ ＦｘＥＬＤ Ｍ３回
半導体基板全域に渡って本発明による耐イオン注入マス
クパターンが形成されている様子を示し、第１図（ｂ）
は第１図（ａ）の一部分の拡大図である。 第１図において、１，２，３，４．５は、それぞれチッ
プ単位のパターン、６は、連結パターンである。 第２図は、従来法による実施例を示す図で第２図（ａ）
は半導体基板上にチップ単位の耐イオン注入マスクパタ
ーンが形成されている様子を示す。 第２図（ｂ）は、第２図（ａ）の一部分の拡大図で、従
来法では、耐イオン注入マスクパターンがそｈぞれのチ
ップ単位で形成されていることを示す図である。 第３図は、本発明の効果を示す図で、シリコン基板上に
形成した熱酸化膜の絶縁耐圧を示す図である。第３図に
おいて、縦軸は発生率、横軸は絶縁耐圧を示す。第３図
（ａ）、 （ｂ）、 （ｃ）はそれぞれ、熱酸化膜が５
００人、３００人、１００人の場合、本発明の耐イオン
注入マスクパターンを形成して、イオン注入を行った後
の熱酸化膜の絶縁耐圧を示す図である。 第４図は、本発明の効果を比較するために１第３図と同
一構造で、従来法による耐イオン注入マスクパターンを
形成して、イオン注入を行った場合の絶縁耐圧を示す図
である。第４図において、縦軸、横軸は第３図と同じで
ある。第４図（ａ）。 （ｂ）、 （ｃ）ハ（−れぞれ熱酸化膜が５００人、３
００人。 １００人と第３図（ａ）、 （ｂ）、 （ｃ）と同一構
成で、前述したように従来法による耐イオン注入マスク
のパターンを用いてイオン注入を行った場合の熱酸化膜
の絶縁耐圧を示す図である。 代理人 弁理士 内 原 音 （肺 （α〕 第１ 圀 ルノ （ａ、） ＺＴＥ １ＭＥＡＫＤ０１４／Ｎ ＦｘＥＬＤ Ｍ３回
Claims (1)
- 半導体基板にイオン注入によって不純物を導入する工
程において、耐イオン注入マスク材となる物質が導電性
を有し、かつ、前記耐イオン注入マスク材のパターンが
半導体基板全域に渡って連結していることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316588A JPH01196817A (ja) | 1988-02-02 | 1988-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316588A JPH01196817A (ja) | 1988-02-02 | 1988-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196817A true JPH01196817A (ja) | 1989-08-08 |
Family
ID=12103006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316588A Pending JPH01196817A (ja) | 1988-02-02 | 1988-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290709A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Method of manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160168A (ja) * | 1984-01-30 | 1985-08-21 | Toshiba Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPS61207073A (ja) * | 1985-03-12 | 1986-09-13 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
-
1988
- 1988-02-02 JP JP2316588A patent/JPH01196817A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160168A (ja) * | 1984-01-30 | 1985-08-21 | Toshiba Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPS61207073A (ja) * | 1985-03-12 | 1986-09-13 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290709A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JPH01196817A (ja) | 半導体装置の製造方法 | |
| US5739059A (en) | Method of forming a semiconductor device having high and low resistance polysilicon | |
| US7078294B2 (en) | Sealing method for electronic devices formed on a common semiconductor substrate and corresponding circuit structure | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH11168196A (ja) | 半導体装置およびその製造方法 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JPS5955070A (ja) | 半導体装置の製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| RU2110870C1 (ru) | Способ изготовления накопительного конденсатора элемента памяти интегральных схем | |
| JPH0371625A (ja) | 半導体装置の製造方法 | |
| JPH0491422A (ja) | 半導体装置の製造方法 | |
| JP3783240B2 (ja) | フラッシュメモリの製造方法 | |
| KR960013507B1 (ko) | Sram의 제조방법 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH0927618A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2624371B2 (ja) | 半導体装置の製造方法 | |
| JPH01310534A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| US20070026610A1 (en) | Sealing method for electronic devices formed on a common semiconductor substrate and corresponding circuit structure | |
| JPS6445156A (en) | Manufacture of semiconductor device | |
| JPH01165114A (ja) | 半導体装置 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPH02298068A (ja) | 半導体集積装置 |