JPH01310536A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01310536A JPH01310536A JP63141377A JP14137788A JPH01310536A JP H01310536 A JPH01310536 A JP H01310536A JP 63141377 A JP63141377 A JP 63141377A JP 14137788 A JP14137788 A JP 14137788A JP H01310536 A JPH01310536 A JP H01310536A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- semiconductor region
- npn
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体装置の製造方法に関し、特にバイポー
ラ型接合を有する半導体装置の製造方法に関する。
ラ型接合を有する半導体装置の製造方法に関する。
（ロ）従来の技術
モノリシックなバイポーラトランジスタは、半導体基板
内に種々の手法でＰＮＰ又はＮＰＮ半導体領域を形成さ
せることにより得られるか、従来からウェル抵抗を下げ
るために、まず半導体基板内に不純物が高濃度にドープ
された一導電型半導体領域をイオン注入法等によって形
成し、次いでこの上にエピタキシャルと不純物の熱拡散
によって低濃度の一導電型半導体層を形成した後、この
低濃度の半導体層内にイオン注入法によりＰ型不純物及
びＮ型不純物を所定の順序で注入してＰＮＰ又はＮ Ｐ
Ｎ半導体接合を形成する方法が汎用されている。
内に種々の手法でＰＮＰ又はＮＰＮ半導体領域を形成さ
せることにより得られるか、従来からウェル抵抗を下げ
るために、まず半導体基板内に不純物が高濃度にドープ
された一導電型半導体領域をイオン注入法等によって形
成し、次いでこの上にエピタキシャルと不純物の熱拡散
によって低濃度の一導電型半導体層を形成した後、この
低濃度の半導体層内にイオン注入法によりＰ型不純物及
びＮ型不純物を所定の順序で注入してＰＮＰ又はＮ Ｐ
Ｎ半導体接合を形成する方法が汎用されている。
この方法によるバイポーラトランジスタ素子の典型的な
製造工程の一例を第２図（ａ）〜（ｈ）に順に示した。
製造工程の一例を第２図（ａ）〜（ｈ）に順に示した。
第２図（ａ）は、Ｐ型シリコン半導体基板！内へレジス
ト３を用いてイオン注入により高濃度にドープされたＮ
型半導体領域２（いイつゆる埋込み層）を形成する工程
を示す。第２図（ｂ）は、エビタキソヤルによってＰ型
半導体膜４を被覆形成する工程を示す。第２図（ｃ）は
、Ｐ型半導体膜４内にＮ型不純物をイオン注入によりド
ーピングしてＮ型エピタキシャル膜５を形成する工程を
示す。第２図（ｄ）は、絶縁層６の形成による素子分離
工程を示す。第２図（ｅ）は、Ｎ型エピタキシャル膜５
中にイオン注入によりＰ型頭域７を形成する工程を示し
、第２図（ｆ）は、同じくコレクタ接続用の高濃度Ｎ型
不純物ドープ部８の形成工程を示す。第２図（ｇ）は、
Ｐ型頭域７にベース接続用の高濃度Ｐ型不純物ドープ部
９を形成する工程を示す。そして、第２図（ｈ）は、Ｐ
型頭域７にエミッタ用の高濃度Ｎ型領域１０を形成した
後、各々ベース配９１１、エミッタ配線１２、コレクタ
配線１３を接続した状態を示すしのである。
ト３を用いてイオン注入により高濃度にドープされたＮ
型半導体領域２（いイつゆる埋込み層）を形成する工程
を示す。第２図（ｂ）は、エビタキソヤルによってＰ型
半導体膜４を被覆形成する工程を示す。第２図（ｃ）は
、Ｐ型半導体膜４内にＮ型不純物をイオン注入によりド
ーピングしてＮ型エピタキシャル膜５を形成する工程を
示す。第２図（ｄ）は、絶縁層６の形成による素子分離
工程を示す。第２図（ｅ）は、Ｎ型エピタキシャル膜５
中にイオン注入によりＰ型頭域７を形成する工程を示し
、第２図（ｆ）は、同じくコレクタ接続用の高濃度Ｎ型
不純物ドープ部８の形成工程を示す。第２図（ｇ）は、
Ｐ型頭域７にベース接続用の高濃度Ｐ型不純物ドープ部
９を形成する工程を示す。そして、第２図（ｈ）は、Ｐ
型頭域７にエミッタ用の高濃度Ｎ型領域１０を形成した
後、各々ベース配９１１、エミッタ配線１２、コレクタ
配線１３を接続した状態を示すしのである。
（ハ）発明が解決しようとする課題
しかしながら、上記従来のバイポーラトランジスタの製
造方法においては、エピタキシャル膜４゜５を用いてい
るため製造工程が煩雑であると共に、エピタキシャル膜
中に生じうる欠陥により歩留りが低下し易いという不都
合があった。また、かかるエピタキシャル膜の形成にコ
ストがかかり、しかも埋込み層の形成ら行っているため
、経済性の点で必ずしも満足できるものではなかった。
造方法においては、エピタキシャル膜４゜５を用いてい
るため製造工程が煩雑であると共に、エピタキシャル膜
中に生じうる欠陥により歩留りが低下し易いという不都
合があった。また、かかるエピタキシャル膜の形成にコ
ストがかかり、しかも埋込み層の形成ら行っているため
、経済性の点で必ずしも満足できるものではなかった。
この発明はかかる状況に鑑みなされたものであり、こと
に前述のごときエピタキシャル膜を形成することなく、
低抵抗のバイポーラトランジスタを効率良く得ることか
できる製造法を提供しようとするものである。
に前述のごときエピタキシャル膜を形成することなく、
低抵抗のバイポーラトランジスタを効率良く得ることか
できる製造法を提供しようとするものである。
（ニ）課題を解決するための手段
上記観点から本発明者らは鋭意研究を行った結果、高濃
度不純物がドーピングされた一導電型半導体領域に、い
わゆるレトログレードウェルの作製に用いられるイオン
注入法を適用して、逆導電型の不純物イオンを注入する
ことにより、一導電型半導体領域の表層部に自動的にＰ
ＮＰ型又はＮＰＮ型のトランジスタ領域が形成されるこ
とを見出し、この発明に到達した。
度不純物がドーピングされた一導電型半導体領域に、い
わゆるレトログレードウェルの作製に用いられるイオン
注入法を適用して、逆導電型の不純物イオンを注入する
ことにより、一導電型半導体領域の表層部に自動的にＰ
ＮＰ型又はＮＰＮ型のトランジスタ領域が形成されるこ
とを見出し、この発明に到達した。
かくしてこの発明によれば、Ｐ型（又はＮ型）不純物が
高濃度にドーピングされた一導電型半導体領域に、イオ
ン注入法によりＮ型（又はＰ型）不純物イオンを照射注
入することによって、上記一導電型半導体領域内にＰＮ
Ｐ型又はＮ Ｐ Ｎ型トランジスタ領域を形成すること
を特徴とする半導体装置の製造方法が提供される。
高濃度にドーピングされた一導電型半導体領域に、イオ
ン注入法によりＮ型（又はＰ型）不純物イオンを照射注
入することによって、上記一導電型半導体領域内にＰＮ
Ｐ型又はＮ Ｐ Ｎ型トランジスタ領域を形成すること
を特徴とする半導体装置の製造方法が提供される。
この発明における一導電型半導体領域は、例えば、シリ
コン半導体基板にＰ型又はＮ型の所定の不純物を高濃度
にドーピングすることにより形成することができ、濃度
制御の点で通常のイオン注入法によりドーピングを行う
のが好ましい。この際の濃度は、Ｐ型シリコン基板にＮ
型不純物（例えばリン）を注入する場合には、アニール
後のＮ型半導体領域内の濃度が１×１０７〜ｌＸｌ０’
個／ｃｍ３程度の範囲となるよう制御するのが適してい
る。
コン半導体基板にＰ型又はＮ型の所定の不純物を高濃度
にドーピングすることにより形成することができ、濃度
制御の点で通常のイオン注入法によりドーピングを行う
のが好ましい。この際の濃度は、Ｐ型シリコン基板にＮ
型不純物（例えばリン）を注入する場合には、アニール
後のＮ型半導体領域内の濃度が１×１０７〜ｌＸｌ０’
個／ｃｍ３程度の範囲となるよう制御するのが適してい
る。
かかる半導体傾城にイオン注入法により逆導電型不純物
イオンが照射注入される。例えば、Ｎ型半導体領域に対
しては、ホウ素、アルミニウム、ガリウム等のＰ型不純
物イオン、Ｐ型半導体領域に対してはリン、砒素等のＮ
型不純物イオンかいイオン注入される。この際の注入イ
オンのエネルギーは、とくに限定されないか、通常、５
０ＫｅＶ〜数百ＫｅＶとする。のが適しており、５０Ｋ
ｅｖ−１００ＫｅＶとするのが好ましい。
イオンが照射注入される。例えば、Ｎ型半導体領域に対
しては、ホウ素、アルミニウム、ガリウム等のＰ型不純
物イオン、Ｐ型半導体領域に対してはリン、砒素等のＮ
型不純物イオンかいイオン注入される。この際の注入イ
オンのエネルギーは、とくに限定されないか、通常、５
０ＫｅＶ〜数百ＫｅＶとする。のが適しており、５０Ｋ
ｅｖ−１００ＫｅＶとするのが好ましい。
このようなイオン照射により、通常上記半導体領域のイ
オン照射面近傍、ことに表層部に、上記イオンの平均飛
浬位置を中心として新たｔｊ Ｐ Ｎ Ｐ型又はＮＰＮ
型トランジスタ領域が形成される。
オン照射面近傍、ことに表層部に、上記イオンの平均飛
浬位置を中心として新たｔｊ Ｐ Ｎ Ｐ型又はＮＰＮ
型トランジスタ領域が形成される。
ただし、イオン注入の前記エネルギーをより高めること
により、内部にもかかるトランジスタ領域を形成可能で
ある。この後、必要な接続用部位の作製、リード線の取
付け、アニーリング処理等を適宜行うことにより実際に
使用されるバイポーラトランジスタ素子が構成されろ。
により、内部にもかかるトランジスタ領域を形成可能で
ある。この後、必要な接続用部位の作製、リード線の取
付け、アニーリング処理等を適宜行うことにより実際に
使用されるバイポーラトランジスタ素子が構成されろ。
ただし、この際、アニーリング処理は形成されたＰＮＰ
型又はＮＰＮ型トランジスタ領域の構造が破壊されない
ような温度下又は処理時間で行う必要がある。
型又はＮＰＮ型トランジスタ領域の構造が破壊されない
ような温度下又は処理時間で行う必要がある。
（ホ）作用
Ｎ型（又はＰ型）、すなわち逆導電型の不純物イオンが
照射されることにより、高濃度ドーピングされた一導電
型半導体領域の表層部における不純物イオンの平均飛程
位置付近に高濃度の逆導電型不純物イオンが注入され、
かつこの平均飛程位置付近を中心として下側及び上側に
低濃度の逆導電型不純物イオンが注入される。これによ
り、平均飛程位置不純物では、導電型が逆転して逆導電
型半導体領域が形成され、かつ個の上側及び下側では、
ベースの一導電型不純物の一部が中和されて、低濃度の
一導電型半導体領域が形成され、その結果高濃度ドーピ
ングされた一導電型半導体領域内に、新たなＮＰＮ型又
はＰＮＰ型トランジスタ領域が形成されることとなる。
照射されることにより、高濃度ドーピングされた一導電
型半導体領域の表層部における不純物イオンの平均飛程
位置付近に高濃度の逆導電型不純物イオンが注入され、
かつこの平均飛程位置付近を中心として下側及び上側に
低濃度の逆導電型不純物イオンが注入される。これによ
り、平均飛程位置不純物では、導電型が逆転して逆導電
型半導体領域が形成され、かつ個の上側及び下側では、
ベースの一導電型不純物の一部が中和されて、低濃度の
一導電型半導体領域が形成され、その結果高濃度ドーピ
ングされた一導電型半導体領域内に、新たなＮＰＮ型又
はＰＮＰ型トランジスタ領域が形成されることとなる。
（へ）実施例
ｐ型シリコン半導体基板ｌに、イオン照射装置を用いて
Ｎ型不純物としてのリンイオン（１８０ＫｅＶ）を注入
し、１１５０’Ｃ下で３時間アニーリングを行って第１
図（ａ）に示すごとく、リンイオンが高濃度（２Ｘ １
０”個／ａｍ３）にドーピングされたＮ型半導体領域２
を形成した。
Ｎ型不純物としてのリンイオン（１８０ＫｅＶ）を注入
し、１１５０’Ｃ下で３時間アニーリングを行って第１
図（ａ）に示すごとく、リンイオンが高濃度（２Ｘ １
０”個／ａｍ３）にドーピングされたＮ型半導体領域２
を形成した。
次いで、イオン注入のマスクとしてレジストを表面塗布
した後、Ｎ型半導体領域２へＰ型不純物としてホウ素イ
オン（７０ＫｅＶ）を照射し、次いで１０５０℃で２時
間アニーリングを行った。これにより、Ｎ型半導体領域
２の照射面近傍に、ホウ素イオンの平均飛程位置付近を
Ｐ型逆耘層とするＮＰＮ型トランジスタ領域が自己整合
的に形成された。
した後、Ｎ型半導体領域２へＰ型不純物としてホウ素イ
オン（７０ＫｅＶ）を照射し、次いで１０５０℃で２時
間アニーリングを行った。これにより、Ｎ型半導体領域
２の照射面近傍に、ホウ素イオンの平均飛程位置付近を
Ｐ型逆耘層とするＮＰＮ型トランジスタ領域が自己整合
的に形成された。
この状態を第１図（ｂ）に示した。図中、３はレノスト
、１５は逆転により生じたＰ型層、１４゜１６は各々Ｎ
型層を示すものである。
、１５は逆転により生じたＰ型層、１４゜１６は各々Ｎ
型層を示すものである。
なお、上記ホウ素イオン注入により表層部に形成杢れる
ＮＰＮ型トランジスタ領域の各不純物濃度をシミュレー
ションによって確認した結果を第３図に示した。
ＮＰＮ型トランジスタ領域の各不純物濃度をシミュレー
ションによって確認した結果を第３図に示した。
このように表層部にＮＰＮ型トランジスタ領域を形成し
た後、第１図（ｃ）に示すごとくベース接続用及びベー
ス部のアイソレーション用の高濃度Ｐ型不純物ドープ部
１７を形成し、さらに第１図（ｄ）に示すごとくエミッ
タ接続用及びコレクタ接続用の高濃度Ｎ型不純物ドープ
部１８．１９の形成を行うことにより、ＮＰＮ型バイポ
ーラトランジスタを得た。このようにして得られたトラ
ンジスタは、トランジスタ特性を示すと共に高濃度のＮ
型不純物領域をウェルとして形成しているため、低抵抗
のものであった。
た後、第１図（ｃ）に示すごとくベース接続用及びベー
ス部のアイソレーション用の高濃度Ｐ型不純物ドープ部
１７を形成し、さらに第１図（ｄ）に示すごとくエミッ
タ接続用及びコレクタ接続用の高濃度Ｎ型不純物ドープ
部１８．１９の形成を行うことにより、ＮＰＮ型バイポ
ーラトランジスタを得た。このようにして得られたトラ
ンジスタは、トランジスタ特性を示すと共に高濃度のＮ
型不純物領域をウェルとして形成しているため、低抵抗
のものであった。
（ト）発明の効果
この発明によれば、イオン注入法によって一導電型半導
体領域内に同時にＮＰＮ型又はＰＮＰ型トランジスタ領
域が形成されるので、極めて簡便にバイポーラトランジ
スタ素子を構成することができる。そして、ことに従来
のごときエピタキシャル膜等を形成することなく低抵抗
のバイポーラトランジスタ素子を構成できるため、製造
効率、歩留り等が優れており、経済性の点でも極めて有
利である。
体領域内に同時にＮＰＮ型又はＰＮＰ型トランジスタ領
域が形成されるので、極めて簡便にバイポーラトランジ
スタ素子を構成することができる。そして、ことに従来
のごときエピタキシャル膜等を形成することなく低抵抗
のバイポーラトランジスタ素子を構成できるため、製造
効率、歩留り等が優れており、経済性の点でも極めて有
利である。
第１図（ａ）〜（ｄ）は、この発明の半導体装置の製造
方法の一実施例を示す製造工程図、第２図（ａ）〜（ｈ
）は、従来のバイポーラトランジスタ素子の製造方法を
例示する製造工程図、第３図は、この発明の製造方法の
一実施例によって形成されるＮＰＮ型トランジスタ領域
の不純物濃度をシミュレーションによって示すグラフ図
である。 １・・・・・・Ｐ型シリコン半導体基板、２・・・・・
Ｎ型半導体領域、 ３・・・・・レジスト、１４．１６
・・・・・・Ｎ型層、１５・・・・Ｐ型層、１７・・・
・・・高濃度Ｎ型不純物ドープ部、１８．１９・・・・
・・高濃度Ｎ型不純物ドープ部。 第 １ 図 第 ３図 三？ｉ；、 ご （／Ａｍ） （ｂ） （ｈ） 手続補正書 昭和６３年８月７ｑ日 １、事件の表示 昭和６３年特許願第１４１３７７号 ２、発明の名称 半導体装置の製造方法 ３、ｈｌｉ正をする者 事件との関係 特許出願人 住 所 大阪市阿倍！ＩＩＦ区長池町２２番２２号名
称 （５０４）ンヤーブ株式会社代表者 辻
晴 雄 ４、代理人〒５３０ 住 所 大阪市北区西天満５丁目１−３クォーター・
ワンビルＧ、？＋ｌｉ正の対象 明細書の「発明の詳細な説明」の欄 ７、ｈｌｉ正の内容 補正の内容 １、明細書第５頁第８行のｒｌｘｌＯ’ 〜１ｘｌＯ’
個／ｃ＋ａ’Ｊをｒｌｘｌｏ” 〜ｌｘｌ Ｏ”個／ｃ
＋ｎ″Ｊと訂正する。 ・２．同頁第１４行の「Ｎ型不純物イオンかい」をｒＮ
型不純物イオンが」と訂正する。
方法の一実施例を示す製造工程図、第２図（ａ）〜（ｈ
）は、従来のバイポーラトランジスタ素子の製造方法を
例示する製造工程図、第３図は、この発明の製造方法の
一実施例によって形成されるＮＰＮ型トランジスタ領域
の不純物濃度をシミュレーションによって示すグラフ図
である。 １・・・・・・Ｐ型シリコン半導体基板、２・・・・・
Ｎ型半導体領域、 ３・・・・・レジスト、１４．１６
・・・・・・Ｎ型層、１５・・・・Ｐ型層、１７・・・
・・・高濃度Ｎ型不純物ドープ部、１８．１９・・・・
・・高濃度Ｎ型不純物ドープ部。 第 １ 図 第 ３図 三？ｉ；、 ご （／Ａｍ） （ｂ） （ｈ） 手続補正書 昭和６３年８月７ｑ日 １、事件の表示 昭和６３年特許願第１４１３７７号 ２、発明の名称 半導体装置の製造方法 ３、ｈｌｉ正をする者 事件との関係 特許出願人 住 所 大阪市阿倍！ＩＩＦ区長池町２２番２２号名
称 （５０４）ンヤーブ株式会社代表者 辻
晴 雄 ４、代理人〒５３０ 住 所 大阪市北区西天満５丁目１−３クォーター・
ワンビルＧ、？＋ｌｉ正の対象 明細書の「発明の詳細な説明」の欄 ７、ｈｌｉ正の内容 補正の内容 １、明細書第５頁第８行のｒｌｘｌＯ’ 〜１ｘｌＯ’
個／ｃ＋ａ’Ｊをｒｌｘｌｏ” 〜ｌｘｌ Ｏ”個／ｃ
＋ｎ″Ｊと訂正する。 ・２．同頁第１４行の「Ｎ型不純物イオンかい」をｒＮ
型不純物イオンが」と訂正する。
Claims (1)
- １、Ｐ型（又はＮ型）不純物が高濃度にドーピングされ
た一導電型半導体領域に、イオン注入法によりＮ型（又
はＰ型）不純物イオンを照射注入することによって、上
記一導電型半導体領域内にＰＮＰ型又はＮＰＮ型トラン
ジスタ領域を形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141377A JPH01310536A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141377A JPH01310536A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310536A true JPH01310536A (ja) | 1989-12-14 |
Family
ID=15290583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141377A Pending JPH01310536A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310536A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
| JP2010040907A (ja) * | 2008-08-07 | 2010-02-18 | Sharp Corp | 半導体装置とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390164A (ja) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-06-08 JP JP63141377A patent/JPH01310536A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390164A (ja) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
| JP2010040907A (ja) * | 2008-08-07 | 2010-02-18 | Sharp Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| JP2859760B2 (ja) | ラテラルトランジスタおよびその製法 | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| JPH0412628B2 (ja) | ||
| JPH01310536A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| KR940001257B1 (ko) | 반도체 소자 제조방법 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPS63244768A (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JPS60253264A (ja) | 半導体装置の製造方法 | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JP5105830B2 (ja) | 半導体装置の製造方法 | |
| JPS63306659A (ja) | 半導体装置およびその製造方法 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| CN120583721A (zh) | 双极晶体管与场效应晶体管的集成方法 | |
| JPH0527264B2 (ja) | ||
| JPH0579186B2 (ja) | ||
| JPS61208235A (ja) | 半導体装置の製造方法 | |
| JPH01114075A (ja) | 半導体装置の製造方法 | |
| JPS62185360A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH03136335A (ja) | 半導体装置の製造方法 | |
| KR19980036110A (ko) | 바이폴라 접합 트랜지스터 제조방법 |