JPH01311357A

JPH01311357A - Ｉ／ｏ命令制御回路

Info

Publication number: JPH01311357A
Application number: JP14160688A
Authority: JP
Inventors: Yukio Suzuki; 幸夫鈴木; Atsushi Shinpo; 敦新保; Teruaki Uehara; 輝昭上原; Tomoyuki Kishi; 智之岸
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-06-10
Filing date: 1988-06-10
Publication date: 1989-12-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ディジタル信号処理プロセッサのＩ／Ｏ命令
制御回路、更に詳細には、アクセスタイムがディジタル
信号処理プロセッサのサイクルタイムより長い周辺デバ
イスを複数接続して使用されるディジタル信号処理プロ
セッサのＩ／Ｏ命令制御回路に関する。

（従来の技術）ディジタル信号処理プロセッサ（以下、ＤＳＰという）
は、短時間で、時には実時間で大量のデータを処理する
必要性から、汎用プロセッサに比べてサイクルタイムが
短い。しかしながら、このＤＳＰに接続して使用される
周辺デバイス、特にメモリ等にはＤＳＰの要求するアク
セスタイム、すなわち前記サイクルタイムより短いアク
セスタイムを有するものが少なく、また、このアクセス
タイムを満足するものがあったとしても、通常、それら
は高価であるのでメモリの実装上の制限となり、ひいて
はアプリケーションの実現にも制限を加えていた。また
、ＤＳＰと汎用プロセッサを組み合わせて使用する場合
には、汎用プロセッサとの同期をＤＳＰ側でプログラム
により取る必要があるため、プログラマに多大な負担を
かける原因となっていた。

この問題点をハードウェア的に解決するものとして、Ｄ
ＳＰ本体に同期用外部回路を付加することにより周辺デ
バイスとの同期をとるようにしたものが知られている［
例えばＴＭ３３２０Ｃ２５（テキサスインスツルメンツ
社）　］　。

第３図は、この種のＤＳＰにおけるＤＳＰと低速な周辺
デバイスとの接続例を示す図である。この図において、
３０１はＤＳＰ、３０２は低速な周辺デバイスであって
、ＤＳＰと接続される複数の周辺デバイスのうちの一つ
を示し、３０３は同期用外部回路である。また、３１１
はＤ　Ｓ　Ｐ　３０１と周辺デバイス３０２を接続する
データ線、３１２はＤＳＰ３０１が周辺デバイス３０２
をアクセスしていることを示す周辺デバイス選択線、３
１３はＤ　Ｓ　Ｐ　３０１と周辺デバイス３０２の同期
をとる同期信号線である。Ｄ　Ｓ　Ｐ　３０１が、周辺
デバイス選択線３１２を通じて周辺デバイス３０２をア
クセスした時には、同時に同期用外部回路３０３がアク
セスされ、同期用外部回路３０３は同期信号線３１３を
通じてＤＳＰ３０１の動作を止める。そして、同期用外
部回路３０３は、周辺デバイス３０２のアクセスタイム
を満たした後、同期信号線３１３を通じてＤｓ　Ｐ　３
０１の動作を再開させる。

（発明が解決しようとする課題）しかしながら、上記した同期用外部回路付加ＤＳＰでは
、同期用外部回路３０３は周辺デバイス３０２のアクセ
スタイムだけに適合した専用回路であるため、同様の構
成によりアクセスタイムの異なる周辺デバイスを複数個
接続しようとすると、同期用外部回路が周辺デバイスの
個数だけ必要となり、ハードウェアが大規模になってし
まうという問題点があった。

本発明はこのような従来技術の問題点に鑑みてなされた
ものであって、同期用外部回路のような専用回路を必要
とせず、プログラマに同期問題を意識させないでＤＳＰ
と周辺デバイスや汎用プロセッサとの接続が可能で、更
にＤＳＰの要求するアクセスタイムを満足しない低速の
メモリの使用が可能なりＳＰのためのＩ／Ｏ命令制御回
路を提供することを目的とする。

（課題を解決するための手段）本発明は、アクセスタイムがディジタル信号処理プロセ
ッサのサイクルタイムより長い周辺デバイスをそれに複
数接続して使用されるディジタル信号処理プロセッサの
Ｉ／Ｏ命令制御回路であって、Ｉ／Ｏ命令であることを
判定する命令比較器と、アクセスしているＩ／Ｏ空間を
判定するＩ／Ｏアドレス比較器と、前記ディジタル信号
処理プロセッサの前記アクセス終了までの待ち時間を計
る計数部と、前記周辺デバイスの種類に応じて待ち時間
を設定する計数初期値メモリと、前記計数部の計数時に
は計数を停止できるプログラムカウンタを設け、自己の
初期化データの格納部を前記ディジタル信号処理プロセ
ッサのプログラム格納部に設けたことを特徴とする工／
○命令制御回路である。

（作用）本発明のＩ／Ｏ命令制御回路（以下、本発明回路という
）の初期化データは、ＤＳＰのプログラム格納部に格納
される。以下、この初期化データの格納される領域なブ
ート領域と称する。

本発明では、このブート領域に■／○アドレスと計数初
期値を用意しておく。ここで、計数初期値ｐは次式で定
義される。

本発明回路のＩ／Ｏアドレス比較器は、初期化時、前記
ブート領域に格納されていた■／○アドレスを格納し、
その後、アクセスしている■／○空間がどの周辺デバイ
スに係るものであるかを判定する。

計数初期値メモリは、初期化時、前記ブート領域に格納
されていた計数初期値を格納し、その後、後記計数部に
当該周辺デバイスの計数初期値、すなわち、当該アクセ
ス終了までのＤＳＰの待ち時間を設定する。

計数部は、ダウンカウンタよりなり、ＤＳＰの待ち時間
を計り、また当該アクセスが終了したときに停止してい
た後記プログラムカウンタの計数を再開させる。

命令比較器は、ＤＳＰからの命令がＩ／Ｏ命令であるこ
とを判定し、Ｉ／Ｏ命令である場合には、前記計数初期
値メモリに、対応する計数初期値を前記計数部に設定さ
せる。

また、プログラムカウンタは、前記計数部の計数時には
計数を停止できるものであり、前記計数部が０のときは
通常の計数を行なう。

本発明回路の各構成部は、上記したような機能を有する
ので、本発明回路は、ＤＳＰからの■／Ｏ命令により周
辺デバイスがアクセスされたとき、命令比較器と１／Ｏ
アドレス比較器により、当該アクセス終了までのＤＳＰ
の必要な待ち時間に対応するデータが計数初期値メモリ
から読み出され、そのデータに従って計数部で待ち時間
の計数を行なっている間はプログラムカウンタが停止さ
れることで同期が取られる。従って、本発明回路を有す
るＤＳＰでは、ＤＳＰの要求するアクセスタイムよりも
低速の周辺デバイスの使用が可能となり、しかも周辺デ
バイスとの同期問題を意識することなくプログラムを作
成することができる。

（実施例）以下、本発明の実施例を図面と共に説明する。

第１図は、本発明のＩ／Ｏ命令制御回路の一実施例を示
すブロック図である。この図において、１はプログラム
格納部で、ブート領域１１とプログラム領域１２からな
っている。２はＩ／Ｏアドレス比較器で、比較部２０と
アドレス格納部２１．２２．・・・２Ｎ（Ｎは間近デバ
イス数を示す）からなっている。３は周辺デバイスの種
類に応じて待ち時間を設定する１語以上の計数初期値メ
モリで、初期値格納部３１，３２．・・・３Ｎからなっ
ている。４はＤＳＰの命令を順次格納するための命令レ
ジスタ、５は命令比較器、６は計数部、７は停止可能な
プログラムカウンタ、８は命令デコーダである。また、
　／Ｏ０はプログラムアドレス線、１／Ｏは命令更新線
、１２０はブート線、１３０は命令線、＋４０は計数初
期値選択線、１５０はＩ／Ｏ命令判定線、１６０は計数
初期値更新線、１７０は命令更新抑制線、１８０はＤＳ
Ｐのサイクルタイムに同期したクロック線、１９０はＤ
ＳＰ内外への制御線である。

また、第２図は、本発明が対象とするＩ／Ｏ／Ｏ０配置
例を示す図面である。Ｉ／Ｏ／Ｏ０、その接続する周辺
デバイスの種類により、Ｉ／Ｏデバイス空間とＩ／Ｏメ
モリ空間に分けられる。

Ｉ／Ｏデバイス空間は、デバイス１．デバイス２、デバ
イス３．・・・デバイスＮに細分される。そして、対応
するＩ／Ｏアドレスは、システム（Ｄ　Ｓ　Ｐ及び周辺
デバイス群等）の初期化時、第１図のアドレス格納部２
１，２２．・・・２Ｎに格納される。また、工／○メモ
リ空間は、メモリ１゜メモリ２．メモリ３．・・・メモ
リＮに細分され、各々はＸ　＋　ｗｏｒｄ、　Ｘ２　ｗ
ｏｒｄ、　Ｘ３　ｗｏｒｄ、　−・−ＸＮ　ｗｏｒｄの
サイズを持つ。そして、これらの細分された最小単位の
Ｉ／Ｏ／Ｏ０以下、デバイス空間という）のアクセスタ
イムは一定とは限らず、ＤＳＰのサイクルタイムより速
いものから遅いものまで混在している。従って、Ｉ／Ｏ
命令によりどのデバイス空間をアクセスするかによって
アクセス終了までのＤＳＰの待ち時間が異なることにな
る。

本発明回路では、この待ち時間を計数初期値、すなわち
前記したように各デバイス空間のアクセスタイムをＤＳ
Ｐのサイクルタイム単位で表わしたもの（正確にはそれ
から１を引いたもの）に基づいて計測を行なう。そして
、ブート領域１１がらの初期化データ（■／Ｏアドレス
と計数初期値）に基づいてアクセス終了までＤＳＰのプ
ログラムカウンタを停止することでアクセスタイムの長
短を問わず周辺デバイスとの同期をとっている。

次に本発明回路の動作を説明する。

まず、システムの初期化時にプログラム格納部／Ｏ中の
ブート領域１１からブート線１２０を通してデバイス空
間判定アドレス（Ｉ／Ｏアドレス）がアドレス格納部２
１，２２．・・・２Ｎに、また計数初期値が初期値格納
部３１，３２．・・・３Ｎに格納される。

システムの初期化終了後は、プログラムカウンタ７に従
って正規のプログラムがプログラム領域１２からアクセ
スされ、命令更新線１／Ｏを通して命令レジスタ４を更
新する。更新された命令レジスタ４からの命令が、命令
線１３０を通して命令デコーダ８に送られ、制御線１９
０を通じてＤＳＰの内外の各部を駆動するのと同時に命
令比較器５に送られる。命令比較器５では、前記命令が
Ｉ／Ｏ命令であるか否か、すなわち周辺デバイスをアク
セスする命令であるか否かが判定される。同時に、命令
線１３０に含まれているＩ／Ｏアドレスとアドレス格納
部２１．２２．・・・２Ｎの内容が比較部２０で比較さ
れ、計数初期値選択線１４０を通じて計数初期値メモリ
３に送られ当該デバイス空間に対応した計数初期値を初
期値格納部３１゜３２、・・・３Ｎから選択する。そし
て、命令比較器５の判定結果は、Ｉ／Ｏ命令判定線１５
０を通じてＩ／Ｏアドレス比較器２へ送られ、Ｉ／Ｏ命
令であったならば、計数初期値メモリ３で選択された計
数初期値が計数初期値更新線１６０を通じて計数部６を
更新する。計数部６の値がＯのときは命令更新抑制線１
７０が無効となり、クロック線１８０に同期してプログ
ラムカウンタ及び命令レジスタ４は更新され、プログラ
ムの実行は次のステップに移る。一方、計数部６の値が
０でない時は、命令更新抑制線１７０が有効となり、プ
ログラムカウンタ７及び命令レジスタ４の更新は停止さ
れ、結果として制御線１９０は同じ状態を維持し続ける
。この状態は計数部６がクロック線１８０に同期して値
を減らしてゆきＯになるまで続く。計数部６は値が０に
なると動作を止め、命令更新抑制線１７０は無効に戻り
、プログラムカウンタ７及び命令レジスタ４の更新が再
開される。

（発明の効果）以上詳細に説明したように、本発明回路は上記構成を有
するものであるため、本発明によれば、従来ＤＳＰにお
ける同期用外部回路のような専用回路を用いることなく
、プログラマに同期問題（アクセスタイムとＩ’　／　
０空間内での配置）を全く意識させないでＤＳＰと周辺
デバイスや汎用プロセッサとの接続が可能になり、更に
ＤＳＰの要求するアクセスタイムを要求しない低速のメ
モリの使用が可能になる。

【図面の簡単な説明】

第１図は本発明のＩ／Ｏ命令制御回路の一実施例を示す
ブロック図、第２図は本発明が対象とするＩ／Ｏ／Ｏ０
配置例を示す図、第３図は従来のＤＳＰと低速な周辺デ
バイスとの接続例を示すブロック図である。１・・・プログラム格納部、１１・・・ブート領域、２
・・・アドレス比較器、２１．２２．・・・２Ｎ・・・比較部、３・・・計数初
期値メモリ、３１．３２．・・・３Ｎ・・・初期値格納部、５・・・
命令比較器、６・・・計数部、７・・・プログラムカウ
ンタ。＋５０　Ｉ／Ｏ命令判定線１６０計数初期値更新線＋９０ＤｓＰ内外への制御線本発明のＩ／Ｏ命令制御回路の一実施例を示すブロック
図第１図Ｉ／Ｏデバイス空間　　　　　　　Ｉ／Ｏメモリ空間本
発明が対象とするＩ／Ｏ／Ｏ０配置例第２図第３図手続補正書（自発）平成元年　２月６　日

Claims

【特許請求の範囲】アクセスタイムがディジタル信号処理プロセッサのサイ
クルタイムより長い周辺デバイスをそれに複数接続して
使用されるディジタル信号処理プロセッサのＩ／Ｏ命令
制御回路であって、Ｉ／Ｏ命令であることを判定する命令比較器と、アクセスしているＩ／Ｏ空間を判定するＩ／Ｏアドレス
比較器と、前記ディジタル信号処理プロセッサの前記アクセス終了
までの待ち時間を計る計数部と、前記周辺デバイスの種
類に応じて待ち時間を設定する計数初期値メモリと、前記計数部の計数時には計数を停止できるプログラムカ
ウンタを設け、自己の初期化データの格納部を前記ディジタル信号処理
プロセッサのプログラム格納部に設けたことを特徴とす
るＩ／Ｏ命令制御回路。