JPH01314344A - プログラム開発支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 一実施例（第１〜３図） 拡張 発明の効果 ［概要］ トレーサやメモリの使用頻度を調べるガバレージ等に用
いられるプログラム開発支援装置に関し、内部メモリの
入出力信号線が外部端子に取り出されていなくても、内
部メモリの入出力状態を調べることができるようにする
ことを目的とし、内部メモリを搭載し、メモリ空間の一
部にアドレスレジスタ及びデータレジスタを配置したワ
ンチップマイクロコンピュータに付設され、該ワンチッ
プマイクロコンピュータとその外付装置との間に接続さ
れるアドレスバスに乗っている信号を用いて、データレ
ジスタの信号が、内部メモリの入出力データであるかど
うか及び内部メモリに対する指定アドレスであるかどう
かを判別する手段と、該判別結果に応じて、該データレ
ジスタの該入出力データ及び該指定アドレスをフェッチ
する手段と、該判別結果並びに該ワンチップマイクロコ
ンピュータから該外付装置へ供給されるリードストロー
ブ信号及びライトストローブ信号を用いて、フェッチし
た該入出力データが該内部メモリの入力データであるか
出力データであるかを判別する手段とを備えて構成する
。

［産業上の利用分野コ 本発明は、内部メモリを搭載しメモリ空間の一部にアド
レスレジスタ及びデータレジスタを配置したワンチップ
マイクロコンピュータに付設され、トレーサやメモリの
使用頻度を調べるガバレージ等に用いられるプログラム
開発支援装置に関する。

［従来の技術］ 内部メモリを搭載したワンチップマイクロコンピュータ
のプログラム開発を行う際、この内部メモリの入出力状
態を知ることができれば開発促進に役立つ。

しかし、従来では、内部メモリの入出力信号線が外部端
子に取り出されていない場合には、内部メモリの入出力
状態を知ることができず、プログラム開発をスムーズに
行うことができなかつ゛た。

また、内部メモリの入出力信号線を外部端子に取り出せ
ば、外部端子数が数十も増加し、構成が複雑になった。

［発明が解決しようとする課題］ 本発明の目的は、内部メモリの入出力信号線が外部端子
に取り出されていなくても、内部メモリの入出力状態を
調べることができるプログラム開発支援装置を提供する
ことにある。

［課題を解決するための手段］ この目的を達成するために、本発明に係るプログラム開
発支援装置では、内部メモリを搭載しメモリ空間の一部
にアドレスレジスタ及びデータレジスタを配置したワン
チップマイクロコンピュータに、少なくとら次のような
３つの手段を付設している。

■該ワンチップマイクロコンピュータとその外付装置（
外付のメモリ又は入出力装置）との間に接続されるアド
レスバスに乗っている信号を用いて、データレジスタの
信号が、内部メモリの入出力データであるかどうか及び
内部メモリに対する指定アドレスであるかどうかを判別
する手段。

■該判別結果に応じて、該データレジスタの該入出力デ
ータ及び該指定アドレスをフェッチする手段。

■該判別結果並びに該ワンチップマイクロコンピュータ
から該外付装置へ供給されるリードストローブ信号及び
ライトストローブ信号を用いて、フェッチした該入出力
データが該内部メモリの入力データであるか出力データ
であるかを判別する手段。

［作用コ ワンチップマイクロコンピュータとその外付装置との間
に接続されるアドレスバス、データバス、リードストロ
ーブ信号線及びライトストローブ信号線に乗っている信
号を用いて、該内部メモリの入出力状態を示す信号を作
成するので、内部メモリの入出力信号線を外部端子に取
り出すことな（、内部メモリの入出力状態を調べること
ができる。

［実施例］ （＋）実施例 第１図は本発明の一実施例構成を示し、第３図は第２図
に示す回路で用いられる信号間のタイミングを示す。

図中、■は例えばＩＣカードに用いられるワンチップマ
イクロコンピュータであり、制御レジスタｌａ及び内部
メモリＩｂが搭載されている。この制御レノスタＩａは
、命令実行部で用いられるアドレスレジスタ及びデータ
レジスタを備えており、メモリ空間の一部に配置されて
いる。また、内部メモリ１ｂは、例えばデータ記憶用と
して用いられる。

２は外付装置としてのメモリであり、例えばＩＣカード
の用途に応じたプログラムが格納されている。

ワンチップマイクロコンピュータｌとプログラム用メモ
リ２との１ｍには、アドレスバスＡ８、データバスＤＢ
、メモリ２に対するプログラム用リードストローブ信号
線ＳＩ及びプログラム用ライトストローブ信号線Ｓｔが
接続されている。

これらワンチップマイクロコンピュータｌ及びプログラ
ム用メモリ２に対し、プログラム開発時には次のような
構成要素を有するプログラム開発支援回路が付設される
。

３はアドレスデコーダであり、アドレスバス＾Ｂ上のプ
ログラム用アドレス信号を受け、２５３図に示すような
アドレスデコー下信号及びデータデコード信号を出力す
る。このアドレスデコード信号は、アドレスバス＾Ｂ上
のアドレスが制御レジスタＩａのアドレスレジスタを指
すときに“１“となる。

また、データデコード信号は、アドレスレスタＢ上のア
ドレスがデータレジスタを指すときに“ｌ”となる信号
である。

４はフェッチタイミング発生回路であり、アドレスデコ
ード信号、データデコード信号、プログラム用リードス
トローブ信号及びプログラム用ライトストローブ信号を
受け、第３図に示すようなアドレスフェッチ信号、デー
タフェッチ信号、リードストローブ信号及びライトスト
ローブ信号を作成する。

このフエ−）チタイミング発生回路４は、例えば第２図
に示す如く、アンドゲート４ａ、４ｃ〜４ｅ及びオアゲ
ート４ｂを用いて構成されており、アドレスデコード信
号によりアンドゲート４ａを開き、アンドゲート４ａを
通るプログラム用リードストローブ信号をアドレスフェ
ッチ信号として出力する。また、データデコード信号に
よりアンドゲート４ｃを開き、オアゲート４ｂを介しア
ンドゲート４ｃを通るプログラム用リードストローブ信
号またはプログラム用ライトストローブ信号をデータフ
エッヂ信号として出力する。さらに、データデコード信
号によりアンドゲート４ｄ及び４ｅをそれぞれ開き、ア
ンドゲート４ｄ及び４゜を通るプログラム用リードスト
ローブ信号及びプログラム用ライトストローブ信号をそ
れぞれリードストローブ信号及びライトストローブ信号
として出力する。

５はアドレス／データフェッチ回路であり、アドレスフ
ェッチレジスタ５ａ及びデータフェッチレジスタ５ｂを
備えており、アドレスフェッチ信号のタイミングでデー
タバスＤＢ上のデータをアドレスフェッチレジスタ５ａ
にフェッチし、データフェッチ信号のタイミングでデー
タバスＤＢ上のデータをデータフェッチレジスタ５ｂに
フェッチする。

次に、上記の如く構成されたプログラム開発支援回路の
動作を第３図に基づいて説明する。

アドレスバス＾Ｂ上のアドレスがアドレスレジスタを指
すと、アドレスデコード信号が“１”になり、このとき
のプログラム用ライトストローブ信号がアドレスフェッ
チ信号とされ、このアドレスフェッチ信号によりデータ
バスＤＢ上のデータＣがアドレスフェッチレジスタ５ａ
にフェッチされ、これがアドレス信号としてアドレスフ
ェッチレジスタ５＆から出力される。

次に、アドレスバス＾Ｂ上のアドレスがデータレジスタ
を指すと、データデコード信号が“ｌｏになり、このと
きのプログラム用ライトストローブ信号がデータフェッ
チ信号とされ、このデータフエツ子信号によりデータバ
スＤＢ上のデータＦがデータフェッチレジスタ５ｂにフ
ェッチされ、これがデータ信号としてデータフェッチレ
ジスタ５ｂから出力される。また、このときのプログラ
ム用ライトストローブ信号が、内部メモリＩｂに対する
ライトストローブ信号としてアンドゲート４ｃから取り
出される。

次に、アドレスバスＡＢ上のアドレスがデータレジスタ
を指すと、上記同様にしてプログラム用リードストロー
ブ信号がデータフェッチ信号とされ、このデータフェッ
チ信号によりデータバスＤＢ上のデータ■がデータフエ
ッヂレジスタ５ｂにフェッチされ、これがデータ信号と
してデータフエッヂレジスタ５ｂから出力される。また
、このときのプログラム用リードストローブ信号が、内
部メモリｌｂに対するリードストローブ信号としてアン
ドゲート４ｅから取り出される。

［発明の効果］ 以上説明した如く、本発明に係るプログラム開発支援装
置によれば、ワンチップマイクロコンピュータとその外
付装置との間に接続されるアドレスバス、データバス、
リードストローブ信号線及びライトストローブ信号線に
乗っている信号を用いて、内ｉｉ＜メモリの入出力状態
を示す信号を作成するので、内部メモリの入出力信号線
を外部端子に取り出すことなく、内部メモリの入出力状
態を調べることができ、マイクロコンピュータのプログ
ラム開発促進に寄与するところが大きい。

【図面の簡単な説明】

第１図乃至第３図は本発明の一実施例に係り、第１図は
プログラム開発支援回路の構成を示すブロック図、 第２図はフェッチタイミング発生回路４及びアドレス／
データフェッチ回路の構成例を示す回路図、 図中、 ｌはワンチップマイクロコンピュータ Ｉａは制御レジスタ ｌｂは内部メモリ ２はプログラム用メモリ ３はアドレスデコーダ ４はフェブチタイミング発生回路 ５はアドレス／データフェッチ回路 ５ａはアドレスフェッヂレジスタ ５ｂはデータフェッチレジスタ ＡＢはアドレスバス ＤＢはデータバス Ｓｌはプログラム用リードストローブ信号線Ｓ、はプロ
グラム用うイトストローブ信号線ム＾−−＼−

Claims (1)

1. 【特許請求の範囲】 内部メモリを搭載し、メモリ空間の一部にアドレスレジ
   スタ及びデータレジスタを配置したワンチップマイクロ
   コンピュータ（１）に付設され、該ワンチップマイクロ
   コンピュータとその外付装置との間に接続されるアドレ
   スバスに乗っている信号を用いて、データバス上の信号
   が、内部メモリの入出力データであるかどうか及び内部
   メモリに対する指定アドレスであるかどうかを判別する
   手段（３）と、 該判別結果に応じて、該データバス上の該入出力データ
   及び該指定アドレスをフェッチする手段（５）と、 該判別結果並びに該ワンチップマイクロコンピュータか
   ら該外付装置へ供給されるリードストローブ信号及びラ
   イトストローブ信号を用いて、フェッチした該入出力デ
   ータが該内部メモリの入力データであるか出力データで
   あるかを判別する手段（４ｄ、４ｅ）と、 を有することを特徴とするプログラム開発支援装置。