JPH01319320A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、非巡回型のデジタルフィルターを実現するデ
ジタル信号処理装置に関するものである。

従来の技術 デジタル信号処理においては、アナログの入力信号をＡ
／Ｄ変換器により離散化、量子化したデジタル信号に対
して、演算処理を行なう事により所望の処理を実現して
いる。近年技術の進歩により、画像のデジタル信号処理
も可能となって来たが、画像処理においては、取り扱う
データ量の多さと、高速処理の為技術的課題が多く残さ
れている。

第２図に（１）式で示される２次元非巡回型フィルター
を実現するデジタル信号処理装置の例を示す。

・・・・・・（Ｄ Ｆ（ｘ、ｙ）；入力 Ｇ　（ｘ　＊　ｙ　）　；出力 Ｗｉｊ；荷重係数 ｎ、ｍ　　　；タップ数 ここで説明を簡単にする為、ｎ＝ｍ＝３すなわち３×３
画素の局所領域に対する２次元フィルターとして説明す
る。第２図において走査により１次元データとして取り
出された画像データＦ（ｘ、ｙ）をラインメモリ１，２
により３ライン分のデータに変換し、畳み込み演算器３
に同時に入力する。

畳み込み演算器３では（１）式に示された畳み込み演算
を実行し、演算結果Ｇ　（ｘ、ｙ）を出力するものであ
る。

ここで畳み込み演算器３の構成として、例えば特開昭６
２−２６２２７７号公報に示されている様にプログラム
制御によるプロセッサとしても良いし、特願昭６２−２
８６０６４号公報に示されている様に、演算器を複数集
積してパイプライン的に並列動作させる構成を用いても
良い。

発明が解決しようとする課題 デジタル信号処理、特に、画像データの処理においては
、取り扱うデータ量がぼう大である為、処理装置の規模
も大きく複雑になりがちであった。

本発明はかかる点に鑑みてなされたもので、データ圧縮
された人力信号をそのまま演算処理する事により、処理
装置全体の規模を大幅に縮小するデジタル信号処理装置
を提供する事を目的とじている。

課題を解決するための手段 本発明は上記課題を解決する為に、入力が単位時間前の
信号とのデジタル差分信号に圧縮されたかたちで入力さ
れ、荷重係数との畳み込みを行なう畳み込み演算器と加
算器とレジスタを有し、該加算器の一方に前記畳み込み
演算器の出力を入力し、他方に該加算器の出力自身とレ
ジスタを介して単位時間遅延して入力し、該加算器の出
力を最終出力とするものである。

作用 本発明は上記した構成により、入力が単位時間前の信号
との差分信号としてデータ圧縮された信号を直接演算処
理する事が可能となる。すなわち入力データのビット幅
が小さくなる事により、入力回路及び演算回路のビット
幅が小さくなり回路規模が大幅に縮小されるものである
。

実施例 第１図は、本発明のデジタル信号処理装置の一実施例を
示すブロック図である。第１図において１．２はライン
メモリ、３は畳み込み演算器、４は加算器、５はレジス
タである。

第１図において入力信号Ｑ（ｘ、ｙ）は、第２図に示し
た入力信号Ｆ　（ｘ、ｙ）とその単位時間前の信号Ｆ（
ｘ−１，ｙ）との差分をとる事によりデータ圧縮された
もので、０式の関係をもつものである。

Ｑ（ｘ、ｙ）＝Ｆ（ｘ、ｙ）−Ｆ（ｘ−１＋ｙ）””■
入力Ｑ（ｘ、ｙ）は、ラインメモリ１，２により３ライ
ン分のデータに変換され、畳み込み演算器３に入力され
る。畳み込み演算器３は、第２図の従来例と同様に（３
）式に示した畳み込み演算を実行し、出力Ｈ（ｘ、ｙ）
を得る。

ｌ ・・・・・・（３） 次に第１図の畳み込み演算器３の出力Ｈ（ｘ、ｙ）は、
加算器４の一方に入力される。加算器４の他方の入力に
は、加算器４の出力Ｚ　（ｘ、ｙ）がレジスタ５により
単位時間遅延されて入力される。

すなわち、加算器４の出力Ｚ　（ｘ、ｙ）は（４）式で
示される。

Ｚ（ｘ、ｙ）−Ｈ（ｘ、ｙ）＋Ｚ（ｘ−１，ｙ）　・・
”・・■このＺ　（ｘ、ｙ）を最終出力として取り出す
ものである。

ここで、（３）式に示される畳み込み演算器３の出力Ｈ
（ｘ、ｙ）を（１）、０式を用いて変形すると、（９式
の様になる。

−Ｆ（ｘ−１＋　ｉ、ｙ＋ｊＮ ＝Ｇ　（ｘ、ｙ）−Ｇ　（ｘ−１，ｙ）・・・・・・（
ω よって、■式に示される最終出力Ｚ　（ｘ、ｙ）は、（
６）式で示される。

Ｚ（ｘ、ｙ）＝Ｇ（ｘ、ｙ）−Ｇ（ｘ−１，ｙ）＋Ｚ（
ｘ−１，ｙ）　　　　・・・・・・（６）ここで、初期
状態として、 Ｈ（０，ｙ）＝Ｏ Ｚ（Ｑ、ｙ）＝０ となる様に畳み込み演算器３．および加算器４を制御す
れば、（６）式は、 Ｚ（１，ｙ）＝Ｇ（１，ｙ）−Ｇ（０，ｙ）＋Ｚ（０，
ｙ）＝Ｇ（１，ｙ） Ｚ（２，ｙ）＝Ｇ（２，ｙ）−Ｇ（１，ｙ）＋　Ｚ（１
，ｙ）＝Ｇ（２，ｙ） Ｚ（３，ｙ）＝Ｇ（３，ｙ）−Ｇ（２，ｙ）＋　Ｚ（２
，ｙ）＝Ｇ（３，ｙ） Ｚ（Ｘ、　Ｙ）＝Ｇ（Ｘ、　ｙ　）　　　　　　　　・
・・・・・Ｑ）σ）式の様になり、加算器４からは、（
１）式に示されるデータ圧縮前の信号Ｆ（Ｘ、Ｖ）に対
するフィルタリング処理結果Ｇ（ｘ、ｙ）と同じ結果を
得る事ができる。

すなわち、本発明によれば、単位時間前の信号との差分
を取る事によりデータ圧縮された入力信号に対して、直
接、荷重係数との畳み込み演算を行ない、その結果を加
算器で１回演算するだけで、データ圧縮前の信号に対し
て、畳み込み演算を行なう従来のデジタルフィルターと
同じ結果を得る事ができるものである。

発明の効果 以上述べてきた様に、本発明によれば、データ圧縮され
た信号に対して、直接フィルタリング処理を実行するこ
とにより、入力信号のビット幅の圧縮に応じて、入力回
路、演算回路の規模が大幅に縮小可能となる有益なデジ
タル信号処理装置を提供するものである。

【図面の簡単な説明】

第１図は、本発明のデジタル信号処理装置の一実施例を
示すブロック図、第２図は従来のデジタル信号処理装置
のブロック図である。 １．２−３・・・・・ラインメモリ、３・・・・・・畳
み込み演算器、４・・・・・・加算器、５・・・・・・
レジスタ。

Claims (1)

【特許請求の範囲】
1. 入力が単位時間前の信号とのデジタル差分信号のかたち
   で時系列に与えられ、該デジタル差分信号と荷重係数と
   の畳み込み演算を行なう畳み込み演算器と加算器とレジ
   スタを有し、該加算器の一方に前記畳み込み演算器の出
   力を入力し、他方に該加算器の出力自身を前記レジスタ
   を介して単位時間遅延させて入力し、該加算器の出力を
   最終出力とすることを特徴とするデジタル信号処理装置
   。