JPH01320553A - データ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、例えばワード単位にデータを処理するＣＰＵ
と組合せて二次元データの転置、回転等を高速に行うデ
ータ変換回路に関する。

〔従来の技術〕

従来、二次元データのＺＮＲ（Ｎは整数、Ｒは直角を示
す）回転変換は、汎用のマイクロプロセッサを用いてソ
フトウェアで行っていた。

〔発明が解決しようとする課題〕

ところが、前記の従来技術では、例えば、４８×４８画
素の２値画像でも約４５００回のシフト命令が必要とな
り、実時間で変換と印字を行う印字装置等に於いては、
処理が高速なＣＰ　１．Ｊを用いなければならずコスト
アップを招いていた。

〔課題を解決するための手段〕

本発明のデータ変換回路は、Ｎ行×Ｎ行の記憶素子から
なる記憶回路を有し、該記憶回路に於いて少なくとも行
単位に書込み、列単位に読出し、又は列単位に書込み、
行単位に読み出しができる事を特徴としている。

〔作用〕

本発明の上記の構成によれば、データをＣＰ　ＴＪによ
って記憶回路に列単位に書込み、行単位に読出す事によ
り高速に／ＮＲの回転変換ができる。

〔実施例〕

第１図に本発明の一実施例を示した。第１図（ａ）は本
発明のデータ変換回路の一例、図中１は記憶素子、第１
図（ｂ）は個々の記憶素子の構成例である。

この図の通りデータの書き込みは、書き込みデータ線（
図中２）にデータを並列に出力し、書き込みたい列の選
択線（図中３）を真にする事によって行われる。一方読
み出しは、読み出したい行の選択線（図中４）を真にし
たときに、読出しデータ線（図中５）にデータが並列に
出力される。

この回路を用いると列Ｏから書き込んだ第２図（ａ）の
図形データを行０から順次読み出す事によって第２図（
ｂ）の様に左時計方向に９０度回転変換させる事ができ
る。

又、回路へのデータ書き込み順と読み出し順を組合せる
事によって第２図（Ｃ）、　（ｄ）、　（ｅ）に示す変
換を行うことが可能である。

〔発明の効果〕

以上述べた様に、本発明のデータ変換回路を用いる事に
より、様々な図形データ変換を高速に行うことができる
。例えば、本発明のデータ変換回路を印字装置に応用し
た場合、文字の縦書、横書変換印字だけでなく、処理ワ
ードのビット並び方向への文字拡大などビット挿入を必
要とする変換等も、文字データを一度９０度回転変換を
行ってワード単位に処理する事により高速に処理できる
様になる。

【図面の簡単な説明】

第１図は本発明を示すデータ変換回路（ａ）と記憶素子
の構成（ｂ）を示す図。 第２図は本発明のデータ変換回路の変換例を示す原図形
（ａ）と列０から書き込み、行Ｏから読み出した時の変
換例（ｂ）と列０から書き込み、行、−１から読み出し
た時の変換例（Ｃ）と、列Ｎ−’ｌから書き込み、行Ｎ
−１から読出した時の変換例（ｄ）と、列Ｎ−１から書
込み、行Ｏから読出した時の変換例（ｅ）を示す図。 １・・・記憶素子 ２・・・書き込みデータ線 ３・・・書き込みたい列の選択線 ４・・・読み出したい行の選択線 ５・・・読出しデータ線 ６・・・トランスミッションゲート （制御端子は正論理、反転出力） ７・・・インバーター 以上 出願人　セイコーエプソン株式会社 代理人弁理士　鈴木喜三部　他１名 第１　図 （す （ｅ） 第２

Claims (1)

1. 【特許請求の範囲】 ａ）Ｎ行×Ｎ列（Ｎは２以上の整数）の記憶素子からな
   る記憶回路を有し、 ｂ）該記憶回路に於いて、少なくとも行単位に書き込み
   、列単位に読出し、又は、列単位に書き込み行単位に読
   み出しができる事を特徴とするデータ変換回路。