JPH01320865A - 線密度変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ装置に関し、特に線密度変換をす
るファクシミリ装置に関する。

〔従来の技術〕

第３図は従来の線密度変換回路の一例を示すブロック図
である。第３図を参照して構成と動作を説明する。

画像メモリ２１は線密度変換の対象となる画信号および
変換後の画信号を蓄積する。ＤＭＡ入力部２２とＤＭＡ
出力部２３は、画像メモリ２１との間で画信号をＤＭＡ
　（ダイレクトメモリアクセス）転送する。

ライン監視部２４は、画信号を主操作１ライン単位で監
視する。変換回路２５は、線密度の変換率に応じて画像
を変換する。

バッファメモリ２６は、画像メモリ２１の画信号を２ラ
イン分蓄積できる。

次に動作について説明する。画像メモリ２１に蓄積され
た画信号はＤＭＡ入力部２２によりバッファメモリ２６
へＤＭＡ転送される。ライン監視部２４はＤＭＡ入力部
２２に転送要求を送出しバッファメモリ２６に変換対象
となる画信号が蓄積されると変換回路２５へ変換要求を
送出する。変換要求を受けた変換回路２５はバッファメ
モリ２６へ画像読出し要求を送出する。

画像読出し要求を受けたバッファメモリ２６は画信号を
変換回路２５へ送出する。画信号を受けた変換回路２５
は線密度変換率に応じた変換を行ないＤＭＡ出力部２３
へ交換後画信号を送出する。

交換後画信号を受けたＤＭＡ出力部２３は画像メモリ２
１に交換後画信号をＤＭＡ転送する。ここで画像メモリ
２１内では変換前画信号と交換後画信号の格納エリアは
分けられている。

〔発明が解決しようとする課題〕

上述した従来の線密度変換回路は、画像メモリ２１から
バッファメモリ２６への画像のＤＭＡ転送要求がライン
監視部２４により行なわれ、ラインバッファメモリ２６
が読出し中は書込めないので変換回路２５が動作中には
ＤＡＭ転送が止まり、全体として変換時間が遅くなると
いう欠点がある。

〔課題を解決するための手段〕

本発明の線密度変換回路は、画信号の線密度変換動作の
基本周期のクロックを発生させるクロック発生回路と、
画信号を蓄積する画像メモリと、前記画信号の線密度変
換動作を行なう変換回路と、前記画像メモリと前記変換
回路との間で画信号転送のときにバッファリング動作を
するバッファメモリと、前記バッファメモリに画信号の
書込みおよび読出しタイミングを前記クロックを分周し
て周期的に発生させるタイムスロット発生部とを有して
いる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するためのタイミング図である。

第１図において、画像メモリ１１は、線密度変換の対象
となる画信号および変換後の画信号を蓄積する。ＤＭＡ
入力部１２とＤＭＡ出力部１３は画像メモリ１１との間
で画信号をＤＭＡ転送する。

リード／ライトタイミング制御部１４はＤＭＡ入力部１
２とバッファメモリ部１５を制御し画信号の転送制御を
行なう。

バッファメモリ１５は、画像メモリ１１の画信号を４ラ
イン分蓄積できる。

タイムスロット発生部１６はバッファメモリ１５に対す
る書込みサイクルタイミング及び読出しサイクルタイミ
ングを発生する。

バッファメモリ監視部１７は、バッファメモリ１５の画
信号蓄積状態を監視しリード／ライトタイミング制御部
１４に対して画信号の転送と変換回路１８に対して変換
動作の制御を行なう。変換回路１８は線密度の変換率に
応じて画信号を変換する。

次に、第１図及び第２図を参照し、画像メモリ１１に画
信号が蓄積されていることを前提として、動作説明する
。

タイムスロット発生部１６は、本回路の動作の基本周期
Ｔの３周期分づつをそれぞれ書込みサイクル信号１２４
と読出しサイクル信号１２５及び読込みサイクル信号１
２６を発生する。なお、書込みサイクル信号１２４を読
出しサイクル１２５及び１２６で９Ｔとなりこのサイク
ルが繰返される。

リード／ライトタイミング制御部１４は、バッファメモ
リ監視部１７から書込み許可信号１．２７を受け、かつ
ＤＭＡ入力部１２から送出要求信号１２１を受けたとき
書込みサイクルの２番目のＴ周期（以後ＷＣＹＣ２）で
送出応答信号１２２を送出して画信号をＤＭＡ入力部１
２からバッファメモリ１５に出力させ、かつ、書込みサ
イクルの３番目のＴ周期（以後ＷＣＹＣ３）でバッファ
メモリ１５に対し書込み有効信号１２３をオンすること
で画信号１１３をバッファメモリ１５に格納させる。バ
ッファメモリ１５への画信号の格納は以上述べたシーケ
ンスで行なわれる。

ＤＭＡ入力部１２は、画像メモリ１１から画信号を常に
入力しようと動作し、入力したときは送出要求信号１２
１をオンする。

バッファメモリ１５に変換対象の画信号が蓄積されたな
らば、バッファメモリ監視部１７は変換要求信号１２９
を変換回路１８へ送出する。これを受けた変換回路１８
は画信号読出し信号１２８をバッファメモリ１５へ送出
する。この画信号読出し要求］２８によって、読出しサ
イクル信号１２５と読出しサイクル信号１２６はオンし
ている。

変換回路１８は、各サイクルの２番目のＴ周期（以後、
Ｒ／ＣＹＣ２，Ｒ２ＣＹＣ２）で画信号をバッファメモ
リ１５から取り込み変換動作を行なう。ここで読出しサ
イクル１と読出しサイクル２と２つ読出しサイクルがあ
るのは変換用に注目画信号の周囲４点の画情報が必要（
例えば９分割法のような変換法）な場合、前ラインの画
信号の読出しと後ライン画信号の読出しを行なうためで
ある。

〔発明の効果〕

以上説明したように本発明はバッファメモリへの書込み
、読出しタイミングをタイムス・ロット発生部で発生さ
せることにより変換動作中でバッファメモリへの画信号
の転送スループロットを向上させることができ、その結
果として線密度変換動作のスループットを向上させるこ
とができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するためのタイミング図、第３図は従
来の線密度変換回路の一例を示すブロック図である。 １１．２１・・・画像メモリ、１２．２２・・・ＤＭＡ
入力部、１３．２３・・・ＤＭＡ出力部、１４・・・リ
ード／ライトタイミング制御部、１５．２６・・・バッ
ファメモリ、１６・・・タイムスロット発生器、１７・
・・バッファメモリ監視部、１８．２５・・・変換回路
、２４・・・ライン監視部、１１１・・・画データバス
、１１２・・・画データバス、１１３，１１４・・・画
信号、１１５．１１６・・・交換後画信号、１２１・・
・送出要求信号、１２２・・・送出応答信号、１２３・
・・書込み有効信号、１２４・・・書込みサイクル信号
、１２５゜１２６・・・読出しサイクル信号、１２７・
・・書込み許可信号、１２８・・・画信号読出し要求、
１２９・・・変１１″・　　　　　　　　　　　代理人
弁理士内原晋−３９゜

Claims (1)

【特許請求の範囲】
1. 　画信号の線密度変換動作の基本周期のクロックを発生
   させるクロック発生回路と、画信号を蓄積する画像メモ
   リと、前記画信号の線密度変換動作を行なう変換回路と
   、前記画像メモリと前記変換回路との間で画信号転送の
   ときにバッファリング動作をするバッファメモリと、前
   記バッファメモリに画信号の書込みおよび読出しタイミ
   ングを前記クロックを分周して周期的に発生させるタイ
   ムスロット発生部とを有することを特徴とする線密度変
   換回路。