JPH01320870A - Ｔｖ用同期コントローラ - Google Patents
Ｔｖ用同期コントローラInfo
- Publication number
- JPH01320870A JPH01320870A JP63155493A JP15549388A JPH01320870A JP H01320870 A JPH01320870 A JP H01320870A JP 63155493 A JP63155493 A JP 63155493A JP 15549388 A JP15549388 A JP 15549388A JP H01320870 A JPH01320870 A JP H01320870A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- horizontal
- reset
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 229920000747 poly(lactic acid) Polymers 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000003491 array Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＶ用同期コントローラに関し、特に垂直同期
信号が欠落した時にプログラマブル論理アレイで設定し
た値により垂直カウンタをリセットする機能を有するＴ
Ｖ用同期コントローラに関する。
信号が欠落した時にプログラマブル論理アレイで設定し
た値により垂直カウンタをリセットする機能を有するＴ
Ｖ用同期コントローラに関する。
従来、この種のＴＶ用コントローラは垂直同期信号が欠
落した時に垂直カウンタをリセットする値を決定するた
めのプログラマフル論理アレイ（以下、ＰＬＡと称す）
を−っ有している。
落した時に垂直カウンタをリセットする値を決定するた
めのプログラマフル論理アレイ（以下、ＰＬＡと称す）
を−っ有している。
第２図は、かかる従来の一例を説明するためのＴＶ用同
期コントローラのブロック図である。
期コントローラのブロック図である。
第２図に示すように、かがる従来のＴＶ用同期コントロ
ーラは、ビデオ信号からなる水平および垂直の同期パル
スを分離する同期分離回路１と、その分離された水平同
期パルスと入力ビデオ信号とを同期させるための位相比
較器２．ローパスフィルタ（ＬＰＦ）３および電圧制御
発振器（ＶＣＯ）４からなる位相固定ループ（ＰＬＬ）
回路と、ＶＣＯ４により発信させた基本クロックを計数
する水平カウンタ５と、水平カウンタ５の出力を受けて
位相比較器２への一水平同期の信号を作成する１／２分
周器６と、水平カウンタ５がら出力される水平パルスを
計数する垂直カウンタ９と、水平系および垂直系出力信
号の立上がりおよび立下り位置をそれぞれ指定する水平
系および垂直系のＰＬＡ７，１０と、それらＰＬＡ出力
に基ずき水平系および垂直系出力信号を作成する水平お
よび垂直出力用Ｊ−にフリップ・フロップ８゜１１と、
同期分離回路１がらの垂直同期パルスにより垂直カウン
タ９をリセットする信号を作成するリセット信号作成回
路コ２と、垂直カウンタ９の出力に基ずきリセット信号
作成回路１２がらのリセット信号を作成するためのリセ
ット値を設定するリセット値設定用ＰＬＡ１３とを有し
て構成される。
ーラは、ビデオ信号からなる水平および垂直の同期パル
スを分離する同期分離回路１と、その分離された水平同
期パルスと入力ビデオ信号とを同期させるための位相比
較器２．ローパスフィルタ（ＬＰＦ）３および電圧制御
発振器（ＶＣＯ）４からなる位相固定ループ（ＰＬＬ）
回路と、ＶＣＯ４により発信させた基本クロックを計数
する水平カウンタ５と、水平カウンタ５の出力を受けて
位相比較器２への一水平同期の信号を作成する１／２分
周器６と、水平カウンタ５がら出力される水平パルスを
計数する垂直カウンタ９と、水平系および垂直系出力信
号の立上がりおよび立下り位置をそれぞれ指定する水平
系および垂直系のＰＬＡ７，１０と、それらＰＬＡ出力
に基ずき水平系および垂直系出力信号を作成する水平お
よび垂直出力用Ｊ−にフリップ・フロップ８゜１１と、
同期分離回路１がらの垂直同期パルスにより垂直カウン
タ９をリセットする信号を作成するリセット信号作成回
路コ２と、垂直カウンタ９の出力に基ずきリセット信号
作成回路１２がらのリセット信号を作成するためのリセ
ット値を設定するリセット値設定用ＰＬＡ１３とを有し
て構成される。
上述した従来のＴＶ用同期コントローラは、垂直同期信
号が欠落した時に垂直カウンタ９をリセットする値を決
定するＰＬＡＩＯが−っしがない構成となっているので
、ＶＴＲの巻戻し再生等て垂直の周期が遅くなりリセッ
ト値設定用ＰＬＡ１３の設定値後に垂直同期信号が入っ
てくと、垂直カウンタ９が２回リセットされることにな
り、アドレスの小さい垂直系出力が２発分出力されると
いう欠点がある。
号が欠落した時に垂直カウンタ９をリセットする値を決
定するＰＬＡＩＯが−っしがない構成となっているので
、ＶＴＲの巻戻し再生等て垂直の周期が遅くなりリセッ
ト値設定用ＰＬＡ１３の設定値後に垂直同期信号が入っ
てくと、垂直カウンタ９が２回リセットされることにな
り、アドレスの小さい垂直系出力が２発分出力されると
いう欠点がある。
本発明の目的は、かがる垂直同期信号が欠落したときで
も垂直系信号が数多く出力されるのを防止するＴＶ用同
期コントローラを提供することにある。
も垂直系信号が数多く出力されるのを防止するＴＶ用同
期コントローラを提供することにある。
本発明のＴＶ用同期コントローラは、ビデオ信号から水
平および垂直の同期パルスを分離する同期分離回路と、
その分離された水平同期パルスと入力ビデオ信号とを同
期させるための位相比較器、ＬＰＦおよびＶＣＯからな
るＰＬＬ回路と、前記ｖＣＯにより発振させた基本クロ
ックを計数する水平カウンタと、前記水平カウンタから
出力される水平パルスを計数する垂直カウンタと、水平
系および垂直系出力信号の立上りおよび立下り位置をそ
れぞれ指定する水平系および垂直系のＰＬＡと、これら
ＰＬＡ出力に基づき水平系および垂直系出力信号を作成
する水平および垂直出力用Ｊ−にフリップ・フロップと
、前記同期分離回路からの垂直同期パルスにより前記垂
直カウンタをリセットする信号を作成するリセット信号
作成回路と、前記垂直カウンタ出力に基ずき前期リセッ
ト信号作成回路からのリセット信号を作成するなめのリ
セット値を設定するリセット値設定用ＰＬＡとを有する
ＴＶ用同期コントローラにおいて、前記垂直カウンタの
複数のリセット値を設定する第一および第二のＰＬＡと
、これらのリセット値を入力ビデオ信号の状況により切
換えるスイッチを設け、前記ビデオ信号の垂直周期の変
動による垂直系出力信号の乱れを防止するように構成さ
れる。
平および垂直の同期パルスを分離する同期分離回路と、
その分離された水平同期パルスと入力ビデオ信号とを同
期させるための位相比較器、ＬＰＦおよびＶＣＯからな
るＰＬＬ回路と、前記ｖＣＯにより発振させた基本クロ
ックを計数する水平カウンタと、前記水平カウンタから
出力される水平パルスを計数する垂直カウンタと、水平
系および垂直系出力信号の立上りおよび立下り位置をそ
れぞれ指定する水平系および垂直系のＰＬＡと、これら
ＰＬＡ出力に基づき水平系および垂直系出力信号を作成
する水平および垂直出力用Ｊ−にフリップ・フロップと
、前記同期分離回路からの垂直同期パルスにより前記垂
直カウンタをリセットする信号を作成するリセット信号
作成回路と、前記垂直カウンタ出力に基ずき前期リセッ
ト信号作成回路からのリセット信号を作成するなめのリ
セット値を設定するリセット値設定用ＰＬＡとを有する
ＴＶ用同期コントローラにおいて、前記垂直カウンタの
複数のリセット値を設定する第一および第二のＰＬＡと
、これらのリセット値を入力ビデオ信号の状況により切
換えるスイッチを設け、前記ビデオ信号の垂直周期の変
動による垂直系出力信号の乱れを防止するように構成さ
れる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するためのＴＶ用同期
コントローラのブロック回路図である。
コントローラのブロック回路図である。
第１図に示すように、ががるコントローラにおける同期
分離回路１は外部がらりビデオ信号を入力し、水平同期
パルスと垂直同期パルスとを出方する。このうち水平同
期パルスと一水平同期信号との位相を比較器２で比較し
、その出力をＬＰＦ３を介してＶＣＯ４へ送出する。尚
、この位相比較器２とＬ Ｐ Ｆ ３およびｖＣＯ４に
よりＰＬＬ （フェース ロック・ループ）を形成して
いる。このｖＣＯ４は水平出力信号の分解能に見合うク
ロックを発振するので、水平カウンタ５はこのｖＣＯ４
の発振出力をカウントして水平系ＰＬＡ７のアドレスを
与えるとともに、１／２分周器６により垂直カウンタ９
のクロック（水平パルスに対し周期が１／２の信号）を
作成する。水平系ＰＬＡＹは水平系出力信号の立上りア
ドレスと立下りアドレスとに相当するパルスを発生する
ので、これを水平出力用Ｊ−にフリップ・フロップ８に
より立上がりパルスから立下りパルスまでの位置がハイ
レベルとなる水平系信号を出力する。尚、前述した位相
比較器２．ＬＰＦ３．ｖＣＯ４は水平カウンタ５および
１／２分周器６を含めた形でフェイズ・ロック・ループ
を組み、外部ビデオ信号と出力信号の同期をとっている
。
分離回路１は外部がらりビデオ信号を入力し、水平同期
パルスと垂直同期パルスとを出方する。このうち水平同
期パルスと一水平同期信号との位相を比較器２で比較し
、その出力をＬＰＦ３を介してＶＣＯ４へ送出する。尚
、この位相比較器２とＬ Ｐ Ｆ ３およびｖＣＯ４に
よりＰＬＬ （フェース ロック・ループ）を形成して
いる。このｖＣＯ４は水平出力信号の分解能に見合うク
ロックを発振するので、水平カウンタ５はこのｖＣＯ４
の発振出力をカウントして水平系ＰＬＡ７のアドレスを
与えるとともに、１／２分周器６により垂直カウンタ９
のクロック（水平パルスに対し周期が１／２の信号）を
作成する。水平系ＰＬＡＹは水平系出力信号の立上りア
ドレスと立下りアドレスとに相当するパルスを発生する
ので、これを水平出力用Ｊ−にフリップ・フロップ８に
より立上がりパルスから立下りパルスまでの位置がハイ
レベルとなる水平系信号を出力する。尚、前述した位相
比較器２．ＬＰＦ３．ｖＣＯ４は水平カウンタ５および
１／２分周器６を含めた形でフェイズ・ロック・ループ
を組み、外部ビデオ信号と出力信号の同期をとっている
。
一方、水平系と同様に垂直カウンタ９は水平カウンタ５
の出力（水平パルスに対し周期が１／２の信号）をカウ
ントし、垂直系ＰＬＡＩＯのアドレスを与える信号を出
力する。この垂直系ＰＬＡ１０は垂直系出力信号の立上
りアドレスと立下りアドレスに相当するパルスを出力す
るので、これを垂直出力用Ｊ−にフリップ・フロップ１
１により立上りパルスから立下りパルスまでの位置がハ
イレベルとなる垂直系信号を出力する。
の出力（水平パルスに対し周期が１／２の信号）をカウ
ントし、垂直系ＰＬＡＩＯのアドレスを与える信号を出
力する。この垂直系ＰＬＡ１０は垂直系出力信号の立上
りアドレスと立下りアドレスに相当するパルスを出力す
るので、これを垂直出力用Ｊ−にフリップ・フロップ１
１により立上りパルスから立下りパルスまでの位置がハ
イレベルとなる垂直系信号を出力する。
ここで、垂直カウンタ９へのリセットをかけるリセット
信号作成回路１２では、通常同期分離回路１で分離した
垂直同期パルスにより垂直カウンタ９にリセットをかけ
るが、弱電界等で同期分前回ＩＩから垂直同期パルスが
出力されなかった場合は、第１のリセット値設定用ＰＬ
Ａ１３からの信号でリセットをかける。しかし、先に外
部からの垂直同期パルスが入った場合はリセット値設定
用ＰＬＡ１３からのパルスによるリセットは行なわない
。また、ＶＴＲの巻も戻し再生等で垂直の同期が遅れる
場合はリセット値切換えスイッチ１５を切換えることに
より行なうが、かかる上記の動作は第二のリセット値設
定用ＰＬＡ１４からの信号により行う。通常、第一のリ
セット値設定用ＰＬＡ１３には一垂直周期に相当するカ
ウント数（国際ＴＶ送信方式：ＮＴＳＣのシステムでは
５２５） 、第二のリセット値設定用ＰＬＡ１４には垂
直周期の遅れ率をＮ％としたときの第一のリセット値設
定用ＰＬＡの値ｘ（１＋Ｎ／１００）の値を設定してお
く。
信号作成回路１２では、通常同期分離回路１で分離した
垂直同期パルスにより垂直カウンタ９にリセットをかけ
るが、弱電界等で同期分前回ＩＩから垂直同期パルスが
出力されなかった場合は、第１のリセット値設定用ＰＬ
Ａ１３からの信号でリセットをかける。しかし、先に外
部からの垂直同期パルスが入った場合はリセット値設定
用ＰＬＡ１３からのパルスによるリセットは行なわない
。また、ＶＴＲの巻も戻し再生等で垂直の同期が遅れる
場合はリセット値切換えスイッチ１５を切換えることに
より行なうが、かかる上記の動作は第二のリセット値設
定用ＰＬＡ１４からの信号により行う。通常、第一のリ
セット値設定用ＰＬＡ１３には一垂直周期に相当するカ
ウント数（国際ＴＶ送信方式：ＮＴＳＣのシステムでは
５２５） 、第二のリセット値設定用ＰＬＡ１４には垂
直周期の遅れ率をＮ％としたときの第一のリセット値設
定用ＰＬＡの値ｘ（１＋Ｎ／１００）の値を設定してお
く。
以上説明したように、本発明のＴＶ用同期コントローラ
は、複数のリセット値設定用ＰＬＡと自走リセット信号
切換え用スイッチとを付は加えることにより、ＶＴＲの
特殊再生等で垂直の同期が遅れた時でも自走のリセット
値を切換えて垂直系信号が２発出力されるといった乱れ
を防止する効果がある。
は、複数のリセット値設定用ＰＬＡと自走リセット信号
切換え用スイッチとを付は加えることにより、ＶＴＲの
特殊再生等で垂直の同期が遅れた時でも自走のリセット
値を切換えて垂直系信号が２発出力されるといった乱れ
を防止する効果がある。
第１図は本発明の一実施例を説明するためのＴＶ用同期
コントローラのブロック回路図、第２図は従来の一例を
説明するためのＴＶ用同期コントローラのブロック回路
図である。 一９＝ １・・・同期分離回路１．２・・・位相比較器、３・・
・ローパスフィルタ（ＬＰＦ）、４・・・電圧制御発振
器（ｖＣＯ）、５・・・水平カウンタ、６・・・１／２
分周器、７・・・水平系プログラマブル論理アレイ（Ｐ
ＬＡ）、８・・・水平出力用Ｊ−にフリップ・フロップ
、９・・・垂直カウンタ、１０・・・垂直系プログラマ
ブル論理アレイ（ＰＬＡ）、１１・・・垂直出力用Ｊ−
にフリップフロップ、１２・・・リセット信号作成回路
、１３・・・第一のリセット値設定用ＰＬＡ、１４・・
・第二のリセット値設定用ＰＬＡ、１５・・・リセット
値切え換え用スイッチ。 ２１ハ〇−
コントローラのブロック回路図、第２図は従来の一例を
説明するためのＴＶ用同期コントローラのブロック回路
図である。 一９＝ １・・・同期分離回路１．２・・・位相比較器、３・・
・ローパスフィルタ（ＬＰＦ）、４・・・電圧制御発振
器（ｖＣＯ）、５・・・水平カウンタ、６・・・１／２
分周器、７・・・水平系プログラマブル論理アレイ（Ｐ
ＬＡ）、８・・・水平出力用Ｊ−にフリップ・フロップ
、９・・・垂直カウンタ、１０・・・垂直系プログラマ
ブル論理アレイ（ＰＬＡ）、１１・・・垂直出力用Ｊ−
にフリップフロップ、１２・・・リセット信号作成回路
、１３・・・第一のリセット値設定用ＰＬＡ、１４・・
・第二のリセット値設定用ＰＬＡ、１５・・・リセット
値切え換え用スイッチ。 ２１ハ〇−
Claims (1)
- ビデオ信号から水平および垂直の同期パルスを分離す
る同期分離回路と、その分離された水平同期パルスと入
力ビデオ信号とを同期させるための位相比較器、ＬＰＦ
およびＶＣＯからなるＰＬＬ回路と、前記ＶＣＯにより
発振させた基本クロックを計数する水平カウンタと、前
記水平カウンタから出力される水平パルスを計数する垂
直カウンタと、水平系および垂直系出力信号の立上りお
よび立下り位置をそれぞれ指定する水平系および垂直系
のＰＬＡと、これらＰＬＡ出力に基づき水平系および垂
直系出力信号を作成する水平および垂直出力用Ｊ−Ｋフ
リップ・フロップと、前記同期分離回路からの垂直同期
パルスにより前記垂直カウンタをリセットする信号を作
成するリセット信号作成回路と、前記垂直カウンタ出力
に基ずき前期リセット信号作成回路からのリセット信号
を作成するためのリセット値を設定するリセット値設定
用ＰＬＡとを有するＴＶ用同期コントローラにおいて、
前記垂直カウンタの複数のリセット値を設定する第一お
よび第二のＰＬＡと、これらのリセット値を入力ビデオ
信号の状況により切換えるスイッチを設け、前記ビデオ
信号の垂直周期の変動による垂直系出力信号の乱れを防
止したことを特徴とするＴＶ用同期コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155493A JPH0738687B2 (ja) | 1988-06-22 | 1988-06-22 | Ｔｖ用同期コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155493A JPH0738687B2 (ja) | 1988-06-22 | 1988-06-22 | Ｔｖ用同期コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01320870A true JPH01320870A (ja) | 1989-12-26 |
| JPH0738687B2 JPH0738687B2 (ja) | 1995-04-26 |
Family
ID=15607254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155493A Expired - Lifetime JPH0738687B2 (ja) | 1988-06-22 | 1988-06-22 | Ｔｖ用同期コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738687B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107290A (ja) * | 1989-09-20 | 1991-05-07 | Canon Inc | 同期信号発生器 |
| US6195130B1 (en) | 1997-08-22 | 2001-02-27 | Nec Corporation | Vertical timing signal generating circuit |
-
1988
- 1988-06-22 JP JP63155493A patent/JPH0738687B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107290A (ja) * | 1989-09-20 | 1991-05-07 | Canon Inc | 同期信号発生器 |
| US6195130B1 (en) | 1997-08-22 | 2001-02-27 | Nec Corporation | Vertical timing signal generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738687B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH071423B2 (ja) | パルス発生回路 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JPH01320870A (ja) | Ｔｖ用同期コントローラ | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2003198874A (ja) | システムクロック生成回路 | |
| JPH0292176A (ja) | Ｔｖ用同期コントローラ | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPS6076812A (ja) | 位相同期回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP3011450B2 (ja) | 垂直同期周波数判別回路 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH07336219A (ja) | 適応型ｐｌｌ回路 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JP3439369B2 (ja) | Ｐｌｌ回路 | |
| JPH01284077A (ja) | 同期信号発生器 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPS6247389B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |