JPS6327047A - 直列抵抗回路網及びそのトリミング方法 - Google Patents
直列抵抗回路網及びそのトリミング方法Info
- Publication number
- JPS6327047A JPS6327047A JP62163845A JP16384587A JPS6327047A JP S6327047 A JPS6327047 A JP S6327047A JP 62163845 A JP62163845 A JP 62163845A JP 16384587 A JP16384587 A JP 16384587A JP S6327047 A JPS6327047 A JP S6327047A
- Authority
- JP
- Japan
- Prior art keywords
- region
- terminal
- contact
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/206—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
- H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は一般的に半導体抵抗回路網に関するものであり
、更に詳しく言うと個々にトリミングしてもよい抵抗か
らなる半導体直列抵抗回路網に関する。
、更に詳しく言うと個々にトリミングしてもよい抵抗か
らなる半導体直列抵抗回路網に関する。
参考のために述べた米国特許出願第662109号(1
984年10月18日出願)は、金属移動(mstat
tnigration )によってトリミングしてもよ
い集積回路ダイ上の拡散抵抗を開示している。これは高
振幅の手動i乍周期を流パルスでその抵抗にパルスを発
生させることによって行われる。このアプローチは生産
上特に有用であり、レーザトリミング(tamer t
rimming) 、 リンクブローイング(Aln
kbtI3wing ) またはツェナーザラピング(
zsnarzapping ) に比べて明確な利点
を有する。第1に。
984年10月18日出願)は、金属移動(mstat
tnigration )によってトリミングしてもよ
い集積回路ダイ上の拡散抵抗を開示している。これは高
振幅の手動i乍周期を流パルスでその抵抗にパルスを発
生させることによって行われる。このアプローチは生産
上特に有用であり、レーザトリミング(tamer t
rimming) 、 リンクブローイング(Aln
kbtI3wing ) またはツェナーザラピング(
zsnarzapping ) に比べて明確な利点
を有する。第1に。
この抵抗は集積回路をパッケージした後でトリミングす
ることができる。第2に、金属移動によってトリミング
された抵抗(几TMM)rl、非常に僅かなグイ面積を
占めるにすぎない。第3に、一部の集積回路においては
、トリミングおよび保獲回路のためにダイ面積の25%
を必要とする。RTMM抵抗を用いた場合には、テスト
コンピュータdjツブ上でデジタル論理ではなくトリム
アルゴリズムを行う。第4に、 RTMM抵抗は精度お
よび解像度(rssoAutlon )の上昇を示す。
ることができる。第2に、金属移動によってトリミング
された抵抗(几TMM)rl、非常に僅かなグイ面積を
占めるにすぎない。第3に、一部の集積回路においては
、トリミングおよび保獲回路のためにダイ面積の25%
を必要とする。RTMM抵抗を用いた場合には、テスト
コンピュータdjツブ上でデジタル論理ではなくトリム
アルゴリズムを行う。第4に、 RTMM抵抗は精度お
よび解像度(rssoAutlon )の上昇を示す。
即ら、 RTMM抵抗は25オーム抵抗上で25ミリオ
ーム/パルスといったような小さな抵抗変化をうける。
ーム/パルスといったような小さな抵抗変化をうける。
最後に、迫力aの高価な設備を必要としない。同じ設備
を用いてプローブまたは最終テストを行うと同時にその
部分はトリミングされる。
を用いてプローブまたは最終テストを行うと同時にその
部分はトリミングされる。
シリコン基板とアルミニウム接点を仮定すると。
小動作周期電流パルスをRTMM抵抗に印加した場合に
は、電子運動量交換がシリコンおよびアルミニウム原子
を電流の流れの方向に成る程度移動させ、これは一般に
電気移動(etactromlgration )と云
われる。しかし、抵抗温度が上昇するにつれて。
は、電子運動量交換がシリコンおよびアルミニウム原子
を電流の流れの方向に成る程度移動させ、これは一般に
電気移動(etactromlgration )と云
われる。しかし、抵抗温度が上昇するにつれて。
シリコンを溶解する( dissotve )アルミニ
ウムの能力は増大する。この現象は正の端子からアルミ
ニウムフィラメントを成長させ、それが成長するにつれ
て電子の流れに逆らって負の端子の方向にシリコンな溶
解する。フィラメントが成長するにつれ゛C9抵抗値は
減少する。
ウムの能力は増大する。この現象は正の端子からアルミ
ニウムフィラメントを成長させ、それが成長するにつれ
て電子の流れに逆らって負の端子の方向にシリコンな溶
解する。フィラメントが成長するにつれ゛C9抵抗値は
減少する。
従って、 RTMM抵抗をトリミングするには之った2
つのトリムバッドを要するにすきないということが明ら
かになるはずである。しかし、明らかに多数の回路はト
リミングされなければならない2つ以上の抵抗を含んで
おり、そのような各抵抗ごとに2つのトリムバッドl備
える事は実際的ではない。
つのトリムバッドを要するにすきないということが明ら
かになるはずである。しかし、明らかに多数の回路はト
リミングされなければならない2つ以上の抵抗を含んで
おり、そのような各抵抗ごとに2つのトリムバッドl備
える事は実際的ではない。
発明の要約
本発明の目的は、全部で2つだけのトリムバッドを用い
C2つ以上の抵抗を個々にトリミングしてもよい半導体
抵抗回路網及びそのトリミ/グ方法を提供することであ
る。
C2つ以上の抵抗を個々にトリミングしてもよい半導体
抵抗回路網及びそのトリミ/グ方法を提供することであ
る。
本発明の幅広い局面によると、半導体基板に形成された
抵抗回路が備えられており、この抵抗回路は、第1およ
び第2端末を有する基板内の第1抵抗領域、および第1
端末お工び第2端末ケ有する基板内の第2抵抗領域を含
み、第1領域の第2端末は証2領域の第1端末に電気的
に結合されており、第1vA域の第1端末のすぐ近くの
所で第1領域に接触する第1金属接点お工゛び第2領域
の第2端末のすぐ近くの所で第2領域に接触する第2金
属接点!含み、第1接点から第2接点の方向へ流れる従
来の電流は金属を第1接点から第1領域の第2端末の方
向・\移動させ第2接点から第1接点の方向へ流れる電
流は金属を第2接点から第2領域の第1端末の方向へ移
動させるように第1および第2領域が基板上に方向配置
されている。
抵抗回路が備えられており、この抵抗回路は、第1およ
び第2端末を有する基板内の第1抵抗領域、および第1
端末お工び第2端末ケ有する基板内の第2抵抗領域を含
み、第1領域の第2端末は証2領域の第1端末に電気的
に結合されており、第1vA域の第1端末のすぐ近くの
所で第1領域に接触する第1金属接点お工゛び第2領域
の第2端末のすぐ近くの所で第2領域に接触する第2金
属接点!含み、第1接点から第2接点の方向へ流れる従
来の電流は金属を第1接点から第1領域の第2端末の方
向・\移動させ第2接点から第1接点の方向へ流れる電
流は金属を第2接点から第2領域の第1端末の方向へ移
動させるように第1および第2領域が基板上に方向配置
されている。
本発明の更にもう1つの局面によると、半導体基板に形
成された少なくとも第1と第2の受動デバイスにおいて
個々にトリミングする方法が提供されており、この方法
は、第1および第2端末を有する基板内の第1抵抗領域
を形成することと。
成された少なくとも第1と第2の受動デバイスにおいて
個々にトリミングする方法が提供されており、この方法
は、第1および第2端末を有する基板内の第1抵抗領域
を形成することと。
第3および第4端末を有する基板内の第2抵抗領域!形
成することを含み、第3端末は第2端末に電気的に結合
されており、第1端末に非常に近い第1金属接点を形成
することと、第4端末に非常に近い第2金属接点を形成
することと、電流を第11?よび第2領域を通して第1
方向へ流して第1抵抗領域の抵抗を減少させることと、
電流を第1および第2領域を通して第2方向へ流して前
記第2抵抗領域の抵抗を減少させることと含む。
成することを含み、第3端末は第2端末に電気的に結合
されており、第1端末に非常に近い第1金属接点を形成
することと、第4端末に非常に近い第2金属接点を形成
することと、電流を第11?よび第2領域を通して第1
方向へ流して第1抵抗領域の抵抗を減少させることと、
電流を第1および第2領域を通して第2方向へ流して前
記第2抵抗領域の抵抗を減少させることと含む。
本発明の上記の、およびその他の目的、′#徴および利
点は、添付の図面とともにF記の詳細な説明から更に明
確に理解されるものと思われる。
点は、添付の図面とともにF記の詳細な説明から更に明
確に理解されるものと思われる。
発明の概要
半導体基板に形成された抵抗回路網の第1および第2抵
抗を個別的にトリミングすることができる。その一端が
結合されている第12よび第2抵抗領域のもう一方の端
には金属接点が備えられている。これらの抵抗領域は、
電流が第1および第2抵抗領域を通って第1金属接点か
ら第2金属接点・\流れると第1抵抗領域の抵抗を減ら
すLうに基板上に配置されている。これとは逆に、電流
が第1および第2抵抗領域を通って第2金属接点から第
1金属接点へ流れると第2抵抗領域の抵抗が減少する。
抗を個別的にトリミングすることができる。その一端が
結合されている第12よび第2抵抗領域のもう一方の端
には金属接点が備えられている。これらの抵抗領域は、
電流が第1および第2抵抗領域を通って第1金属接点か
ら第2金属接点・\流れると第1抵抗領域の抵抗を減ら
すLうに基板上に配置されている。これとは逆に、電流
が第1および第2抵抗領域を通って第2金属接点から第
1金属接点へ流れると第2抵抗領域の抵抗が減少する。
本発明の説明
第1図はその上に拡散抵抗12を有する(111)配向
シリコンウェハ100分解平面図でおる。
シリコンウェハ100分解平面図でおる。
接触バッド14および16は抵抗の反対側の端末におい
て金属(例えばアルミニウム)接点18および20とそ
れぞれ接触するために備えられている。
て金属(例えばアルミニウム)接点18および20とそ
れぞれ接触するために備えられている。
更に、複数の中間の金属接点22が備えらnている。
第2図は第1図に示されCいる抵抗を作る代表的な方法
を示す断面図である。P形シリコン基板24をN形エピ
タキシャル層26で被覆する。例えばN形ドーパント’
Yエピタキシャル層26内に拡散することによって抵抗
領域12ヲ形成する。できれば窒化物でるることが好ま
しい絶縁@ 28をエピタキシャル層26上に堆積させ
、そこに開口i(S (openingm ) りOを
エツテングする。次に、金属層62を絶縁層28上およ
び開口部60内に堆積させて金属接点18 、19 、
20 、21 、22および26を作る。パッド14お
よび16にアクセスすることができるようにするために
保護ガラス層64をそこに形成されている金属32お工
び開口部66及び38上に堆積させる。
を示す断面図である。P形シリコン基板24をN形エピ
タキシャル層26で被覆する。例えばN形ドーパント’
Yエピタキシャル層26内に拡散することによって抵抗
領域12ヲ形成する。できれば窒化物でるることが好ま
しい絶縁@ 28をエピタキシャル層26上に堆積させ
、そこに開口i(S (openingm ) りOを
エツテングする。次に、金属層62を絶縁層28上およ
び開口部60内に堆積させて金属接点18 、19 、
20 、21 、22および26を作る。パッド14お
よび16にアクセスすることができるようにするために
保護ガラス層64をそこに形成されている金属32お工
び開口部66及び38上に堆積させる。
(110)フラット(ftat ) 40に平行し°C
延びている拡散抵抗12を有する(’111)配向シリ
コンウェハ10を用いた場合には、負の端子の方向に向
かってシリコン内に流れるアルミニウムの流れの形の違
いはトリミング中の抵抗12における電子の流れの方向
に依存するということが見出され念。即ら、底部に(時
計の6時に)フラット40を有する第1図のウェハ10
についていうと、もし電子の流れが右から左へ流れ標準
電流が矢印44に工つ゛C示嘔れているように三から右
へ流れるとすると、アルミニウム42の細長いフィラメ
ントが接点18および22からその接点の右方のシリコ
ン内に成長するのが観察される。しかし、もしトリミン
グ期間中の電子の流れが左から右へ流れ標準電流が第3
図の矢印46によって示されているように右から左へ流
れると、比較的広い面積のアルミニウム48がアルミニ
ウム接点の左方に形成する。。
延びている拡散抵抗12を有する(’111)配向シリ
コンウェハ10を用いた場合には、負の端子の方向に向
かってシリコン内に流れるアルミニウムの流れの形の違
いはトリミング中の抵抗12における電子の流れの方向
に依存するということが見出され念。即ら、底部に(時
計の6時に)フラット40を有する第1図のウェハ10
についていうと、もし電子の流れが右から左へ流れ標準
電流が矢印44に工つ゛C示嘔れているように三から右
へ流れるとすると、アルミニウム42の細長いフィラメ
ントが接点18および22からその接点の右方のシリコ
ン内に成長するのが観察される。しかし、もしトリミン
グ期間中の電子の流れが左から右へ流れ標準電流が第3
図の矢印46によって示されているように右から左へ流
れると、比較的広い面積のアルミニウム48がアルミニ
ウム接点の左方に形成する。。
この挙動は、アルミニウムーシリコン合金フィラメント
成長の方向に比較した場合のシリコ/の(111)結晶
面の方向による。(111)面は稠密な(c4oas
−packed )面でろってこれらの面にとって正規
な(normat)方向にシリコンを溶解することは極
めて困難である。このシリコンの溶解は(111)面に
とって垂直でない方向により容易に起きる。従って、(
111)iにとって垂直な方向にシリコンを溶解させる
よりも(111)面の父差点に対応する3つの方向の内
のいずれか1つの方向にシリコンを溶解させる方が遥か
に容易である。
成長の方向に比較した場合のシリコ/の(111)結晶
面の方向による。(111)面は稠密な(c4oas
−packed )面でろってこれらの面にとって正規
な(normat)方向にシリコンを溶解することは極
めて困難である。このシリコンの溶解は(111)面に
とって垂直でない方向により容易に起きる。従って、(
111)iにとって垂直な方向にシリコンを溶解させる
よりも(111)面の父差点に対応する3つの方向の内
のいずれか1つの方向にシリコンを溶解させる方が遥か
に容易である。
トリミングきれる抵抗がウェハフラットに平行に作られ
ていると、トリミング高電流電子が(ウェハフラットが
前述の6時におるとしてみて)左方へ流れる場合には、
アルミニウムーシリコン合金の細長いフィラメントが右
方へ成長する。このフィラメントの幅が広がるには(1
11)面にとって垂直な成分(component )
のある方向に溶解する必要があるので、このフィラメン
トはかなり細長い。
ていると、トリミング高電流電子が(ウェハフラットが
前述の6時におるとしてみて)左方へ流れる場合には、
アルミニウムーシリコン合金の細長いフィラメントが右
方へ成長する。このフィラメントの幅が広がるには(1
11)面にとって垂直な成分(component )
のある方向に溶解する必要があるので、このフィラメン
トはかなり細長い。
他方、トリミング電流が逆に流れ”C電子が上記の配向
の抵抗において圧から右へ移動すると、アルミニウムー
シリコン合金の非常に幅広いフィラメントが接点の左方
へ成長する。というわけは。
の抵抗において圧から右へ移動すると、アルミニウムー
シリコン合金の非常に幅広いフィラメントが接点の左方
へ成長する。というわけは。
(111)而にとってほぼ垂直の方向よりも(111)
面に平行した方向に結晶からシリコンを溶解させる方が
より容易であるからである。
面に平行した方向に結晶からシリコンを溶解させる方が
より容易であるからである。
(111)配向結晶においてはエッチビット小面(et
ch pit faeetm )が交差する3方向が存
在するので、抵抗を作ることができる3つの最適方向か
らこれらの方向は120°づつ離れており結晶方向〔1
12)、(121)および(211)にるる。電子の流
れがエッチビットの点の方向に回かつCいると。
ch pit faeetm )が交差する3方向が存
在するので、抵抗を作ることができる3つの最適方向か
らこれらの方向は120°づつ離れており結晶方向〔1
12)、(121)および(211)にるる。電子の流
れがエッチビットの点の方向に回かつCいると。
合金の細長いフィラメントは電子の流れとは反対の方向
にオーム接触から成長する。同様に、電子の流れがエッ
チビットのフラットの方向に向かっていると0幅広いフ
ィラメントが電子の流れとは反対にオーム接触から成長
する。
にオーム接触から成長する。同様に、電子の流れがエッ
チビットのフラットの方向に向かっていると0幅広いフ
ィラメントが電子の流れとは反対にオーム接触から成長
する。
(100)配向シリコンウェハの場合には、(111)
面が交差・して1つの4面ピラミッド形エッチビットを
形成する2つの方向がらる。従って。
面が交差・して1つの4面ピラミッド形エッチビットを
形成する2つの方向がらる。従って。
それに沿ってトリミング可能な抵抗を作ることができ電
子の流れとは反対の方向に細長いフィラメントを生じさ
せる2つの方向がある。これらの方向は(010)およ
び(001)方向でめり、(0113配同フラツトから
45°2よび135°の角度で位置している。シリコン
ウェハの結晶方位についてのより詳しい説明は、 Du
an@O,Towntayによる′シリコンデバイス製
作のための最適結晶方位’ * 5otidState
Technotogy、 January、 197
3 、 pages 37−41に見出すことかでざる
。
子の流れとは反対の方向に細長いフィラメントを生じさ
せる2つの方向がある。これらの方向は(010)およ
び(001)方向でめり、(0113配同フラツトから
45°2よび135°の角度で位置している。シリコン
ウェハの結晶方位についてのより詳しい説明は、 Du
an@O,Towntayによる′シリコンデバイス製
作のための最適結晶方位’ * 5otidState
Technotogy、 January、 197
3 、 pages 37−41に見出すことかでざる
。
上記に示唆したように、抵抗を方向づけることができ所
望する自然のフィラメント成長を示す方向はエッチビッ
トと関係がろる。即ち、(111)シリコンのエッチビ
ットは、4面体形ビットを形成する3つの交差する(1
11J面からなる。(111)面の交差点は120°づ
つ離れた3つの方向を指向する。2つの(111)Ii
iの交差点を含むエツtビット点はウェハのフラットに
平行し′C右方な向いている点が注目される。そのエッ
チビットの左方には(111)面が存在する。従って、
シリコンを2つの(111)面の交差点に沿って合金内
へ右方へ結晶から溶解する方が、(111)面から圧力
へ溶解するよフ容易である。
望する自然のフィラメント成長を示す方向はエッチビッ
トと関係がろる。即ち、(111)シリコンのエッチビ
ットは、4面体形ビットを形成する3つの交差する(1
11J面からなる。(111)面の交差点は120°づ
つ離れた3つの方向を指向する。2つの(111)Ii
iの交差点を含むエツtビット点はウェハのフラットに
平行し′C右方な向いている点が注目される。そのエッ
チビットの左方には(111)面が存在する。従って、
シリコンを2つの(111)面の交差点に沿って合金内
へ右方へ結晶から溶解する方が、(111)面から圧力
へ溶解するよフ容易である。
本発明を引き起すのは、 RTMM抵抗の方向性トリミ
ング特性、即ら2つだけのトリムバッドを用いて第1お
よび第2抵抗を個別的にトリミングする能力でおる。第
4図を参照すると、フラット40を有する(111)シ
リコンウェハ10は、上述し比型の第1および第2抵抗
領域52および54をそこに形成させ°Cいる単一のダ
イ50を含む。抵抗52には第1および第2金属端末接
点56お工び58および複数の中間の金属接点60が備
えられCいる。抵抗54には第1および第2金属端末接
点62および64および複数の中間の金属接点66が備
えられている。接点56には接触パッド68が備えられ
ており、接点62には接触パッド70が備えられている
。追加の接点72は抵抗52の金属接点58と抵抗54
の金属接点64を一緒に結合させている。
ング特性、即ら2つだけのトリムバッドを用いて第1お
よび第2抵抗を個別的にトリミングする能力でおる。第
4図を参照すると、フラット40を有する(111)シ
リコンウェハ10は、上述し比型の第1および第2抵抗
領域52および54をそこに形成させ°Cいる単一のダ
イ50を含む。抵抗52には第1および第2金属端末接
点56お工び58および複数の中間の金属接点60が備
えられCいる。抵抗54には第1および第2金属端末接
点62および64および複数の中間の金属接点66が備
えられている。接点56には接触パッド68が備えられ
ており、接点62には接触パッド70が備えられている
。追加の接点72は抵抗52の金属接点58と抵抗54
の金属接点64を一緒に結合させている。
上記の説明に基づくと0両方の抵抗52および54はダ
イ5.0上で好ましい結晶方向に配向されていることは
明らかである。上述したように、トリミング高電流電子
が圧力へ流れる場1合には、アルミニウムーシリコン合
金の細長いフィラメントが右方へ成長することが予想さ
れる。従って、抵抗52をトリミングしたいと思う場合
には、低動作周期高電流パルスが接触パッド68から接
触パッド7゜の方−\流れるようにする。この方法によ
p、x流は抵抗52内に訃い°C工から右へ流れ、その
抵抗をトリミングする。しかし、抵抗54においCは。
イ5.0上で好ましい結晶方向に配向されていることは
明らかである。上述したように、トリミング高電流電子
が圧力へ流れる場1合には、アルミニウムーシリコン合
金の細長いフィラメントが右方へ成長することが予想さ
れる。従って、抵抗52をトリミングしたいと思う場合
には、低動作周期高電流パルスが接触パッド68から接
触パッド7゜の方−\流れるようにする。この方法によ
p、x流は抵抗52内に訃い°C工から右へ流れ、その
抵抗をトリミングする。しかし、抵抗54においCは。
電流は右から左へ流れているので、トリミングは起きな
い。抵抗54をトリミングしたいと思う場合には、電流
パルスが接触パッド70から接触バンド68の方へ流れ
るようにする。今や電流は抵抗54を通って適当な好ま
しい方向に流れつつあって抵抗54をトリミングする一
方で抵抗52の値は殆ど変化をしないでいる。
い。抵抗54をトリミングしたいと思う場合には、電流
パルスが接触パッド70から接触バンド68の方へ流れ
るようにする。今や電流は抵抗54を通って適当な好ま
しい方向に流れつつあって抵抗54をトリミングする一
方で抵抗52の値は殆ど変化をしないでいる。
以上、2つだけのトリミングパッドを用いて第1及び第
2抵抗を個別的にトリミングできるアプローチを説明し
た。これはパッケージングの後に行うことかでざる。上
記の説明は1例として述べたにすぎない。当業者は、添
付した特許請求の範囲によって定義されている本発明の
範囲を逸脱すること゛なしに形および詳細の変更を行っ
ても差し支えない。
2抵抗を個別的にトリミングできるアプローチを説明し
た。これはパッケージングの後に行うことかでざる。上
記の説明は1例として述べたにすぎない。当業者は、添
付した特許請求の範囲によって定義されている本発明の
範囲を逸脱すること゛なしに形および詳細の変更を行っ
ても差し支えない。
第1図は適当な方向に電流パルスを通すことによってト
リミングした半導体ウェハ上のRTMM抵抗の平面図で
ある。 第2図は第1図のRTMM抵抗を断面図で示す。 第6図は不適当な方向に電流を流すことによってトリミ
ングした半導体ウェハ上のRTMM抵抗の平面図である
。 第4図は本発明による半導体ウェハ上のRTMM抵抗対
の平面図である。 第1図、第2図において、 10は(111)配向シリコンウェハ 12は拡散抵抗 14.16は接触パッド 18.19.20.21.22は金属(アルミニウム)
接点24はP形シリコン 26はN形エピタキシャル層 28は絶縁層(窒化物) 30は開口部 32は金属層 34は保護ガラス層 56.58は開口部
リミングした半導体ウェハ上のRTMM抵抗の平面図で
ある。 第2図は第1図のRTMM抵抗を断面図で示す。 第6図は不適当な方向に電流を流すことによってトリミ
ングした半導体ウェハ上のRTMM抵抗の平面図である
。 第4図は本発明による半導体ウェハ上のRTMM抵抗対
の平面図である。 第1図、第2図において、 10は(111)配向シリコンウェハ 12は拡散抵抗 14.16は接触パッド 18.19.20.21.22は金属(アルミニウム)
接点24はP形シリコン 26はN形エピタキシャル層 28は絶縁層(窒化物) 30は開口部 32は金属層 34は保護ガラス層 56.58は開口部
Claims (3)
- (1)第1および第2端末を有する基板内の第1抵抗領
域と、 第1および第2端末を有する前記基板内の第2抵抗領域
とを含み、前記第1領域の第2端末は前記第2領域の第
1端末に電気的に結合しており、前記第1領域の第1端
末に非常に近い所で前記第1領域に接触する第1金属接
点と、 前記第2領域の第2端末に非常に近い所で前記第2領域
に接触する第2金属接点とを含み、前記第1および第2
領域は、前記第1接点から前記第2接点の方向への電流
の流れが金属を前記第1接点から前記第1領域の第2端
末の方向へ移動させ、前記第2接点から前記第1接点の
方向への電流の流れが金属を前記第2接点から前記第2
領域の第1端末の方向へ移動させることを特徴とする半
導体基板に形成された抵抗回路。 - (2)前記第1および第2領域は、前記第1および第2
接点間の電流の流れが前記第1および第2領域において
それぞれ第1および第2の異なる方向に流れるように前
記基板上に方向配置されている特許請求の範囲第1項記
載の抵抗回路。 - (3)半導体基板に形成された少なくとも第1および第
2の受動デバイスを個別的にトリミングする方法であつ
て、 第1端末および第2端末を有する前記基板内の第1抵抗
領域を形成する工程と、第3端末および第4端末を有す
る前記基板内の第2抵抗領域を形成し、 前記第3端末は前記第2端末に電気的に結合される工程
と、 前記第1端末の近傍に第1金属接点を作る工程と、 前記第4端末の近傍に第2金属接点を作る工程と、 前記第1および第2領域を介して電流を第1方向へ流し
て前記第1抵抗領域の抵抗を減少させる工程と、 前記第1および第2領域を介して電流を第2方向へ流し
て前記第2抵抗領域の抵抗を減少させる工程と、 を具える第1、第2受動デバイスの抵抗を個別にトリミ
ングする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US880538 | 1986-06-30 | ||
| US06/880,538 US4713680A (en) | 1986-06-30 | 1986-06-30 | Series resistive network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327047A true JPS6327047A (ja) | 1988-02-04 |
Family
ID=25376509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62163845A Pending JPS6327047A (ja) | 1986-06-30 | 1987-06-30 | 直列抵抗回路網及びそのトリミング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4713680A (ja) |
| EP (1) | EP0251212A3 (ja) |
| JP (1) | JPS6327047A (ja) |
| KR (1) | KR880001054A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945762A (en) * | 1989-01-24 | 1990-08-07 | Sensym, Inc. | Silicon sensor with trimmable wheatstone bridge |
| US5121179A (en) * | 1990-10-08 | 1992-06-09 | Seiko Epson Corporation | Higher impedance pull-up and pull-down input protection resistors for MIS transistor integrated circuits |
| US5110758A (en) * | 1991-06-03 | 1992-05-05 | Motorola, Inc. | Method of heat augmented resistor trimming |
| DE4207226B4 (de) * | 1992-03-07 | 2005-12-15 | Robert Bosch Gmbh | Integrierte Schaltung |
| EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| US5737580A (en) * | 1995-04-28 | 1998-04-07 | International Business Machines Corporation | Wiring design tool improvement for avoiding electromigration by determining optimal wire widths |
| US6770949B1 (en) * | 1998-08-31 | 2004-08-03 | Lightspeed Semiconductor Corporation | One-mask customizable phase-locked loop |
| US8441335B2 (en) * | 2010-10-21 | 2013-05-14 | Analog Devices, Inc. | Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors |
| US8723637B2 (en) | 2012-04-10 | 2014-05-13 | Analog Devices, Inc. | Method for altering electrical and thermal properties of resistive materials |
| US9963777B2 (en) | 2012-10-08 | 2018-05-08 | Analog Devices, Inc. | Methods of forming a thin film resistor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965453A (en) * | 1974-12-27 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Piezoresistor effects in semiconductor resistors |
| JPS5217780A (en) * | 1975-07-04 | 1977-02-09 | Hitachi Ltd | Pressure convertor with semi-conductor elements |
| FR2332619A1 (fr) * | 1975-11-21 | 1977-06-17 | Gen Electric | Procede de migration d'une zone fondue a travers un corps semi-conducteur |
| JPS5363983A (en) * | 1976-11-19 | 1978-06-07 | Toshiba Corp | Semiconductor device |
| US4268848A (en) * | 1979-05-07 | 1981-05-19 | Motorola, Inc. | Preferred device orientation on integrated circuits for better matching under mechanical stress |
| JPS5724563A (en) * | 1980-07-21 | 1982-02-09 | Nec Corp | Semiconductor device |
| JPS57106006A (en) * | 1980-12-23 | 1982-07-01 | Tokyo Shibaura Electric Co | Method of forming resistor |
| JPS57201062A (en) * | 1981-06-05 | 1982-12-09 | Nec Corp | Semiconductor device |
| JPS6074662A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 集積回路における高抵抗パタ−ン |
| JPS60178658A (ja) * | 1984-02-25 | 1985-09-12 | Rohm Co Ltd | 半導体装置 |
| US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
| US4652812A (en) * | 1984-11-27 | 1987-03-24 | Harris Corporation | One-sided ion migration velocity measurement and electromigration failure warning device |
-
1986
- 1986-06-30 US US06/880,538 patent/US4713680A/en not_active Expired - Fee Related
-
1987
- 1987-06-25 EP EP87109146A patent/EP0251212A3/en not_active Ceased
- 1987-06-26 KR KR1019870006493A patent/KR880001054A/ko not_active Ceased
- 1987-06-30 JP JP62163845A patent/JPS6327047A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0251212A2 (en) | 1988-01-07 |
| EP0251212A3 (en) | 1988-06-22 |
| US4713680A (en) | 1987-12-15 |
| KR880001054A (ko) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3699395A (en) | Semiconductor devices including fusible elements | |
| US3982268A (en) | Deep diode lead throughs | |
| US3988764A (en) | Deep diode solid state inductor coil | |
| US3133336A (en) | Semiconductor device fabrication | |
| JPH0543300B2 (ja) | ||
| JPS6327047A (ja) | 直列抵抗回路網及びそのトリミング方法 | |
| US4939557A (en) | (110) GaAs microwave FET | |
| US3925803A (en) | Oriented polycrystal jfet | |
| US3979820A (en) | Deep diode lead throughs | |
| US3988760A (en) | Deep diode bilateral semiconductor switch | |
| US4717886A (en) | Operational amplifier utilizing resistors trimmed by metal migration | |
| EP0283479B1 (en) | Circuit utilizing resistors trimmed by metal migration | |
| US4315273A (en) | Compound semiconductor Hall effect element | |
| US3664893A (en) | Fabrication of four-layer switch with controlled breakover voltage | |
| JP3000830B2 (ja) | 半導体装置 | |
| US4024565A (en) | Deep diode solid state transformer | |
| JPH0132363Y2 (ja) | ||
| US3234440A (en) | Semiconductor device fabrication | |
| JPS6142945A (ja) | 半導体装置 | |
| JPH0377362A (ja) | 半導体装置及びその製造方法 | |
| JPH01281785A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0595111A (ja) | 量子素子およびその製造方法 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JPS6161450A (ja) | 半導体素子の製造方法 | |
| JPS6211236A (ja) | 化合物半導体の化学エツチング方法 |