JPH0132540B2 - - Google Patents

Info

Publication number
JPH0132540B2
JPH0132540B2 JP58119183A JP11918383A JPH0132540B2 JP H0132540 B2 JPH0132540 B2 JP H0132540B2 JP 58119183 A JP58119183 A JP 58119183A JP 11918383 A JP11918383 A JP 11918383A JP H0132540 B2 JPH0132540 B2 JP H0132540B2
Authority
JP
Japan
Prior art keywords
command
processing system
supervisor
input
job step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58119183A
Other languages
English (en)
Other versions
JPS6010375A (ja
Inventor
Tetsuo Sakakibara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58119183A priority Critical patent/JPS6010375A/ja
Publication of JPS6010375A publication Critical patent/JPS6010375A/ja
Publication of JPH0132540B2 publication Critical patent/JPH0132540B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、各ジヨブステツプに共用されること
のない入出力装置をIOスーパーバイザを介して
制御する処理システムに於けるロールアウト制御
方法に関するものである。
(b) 従来技術と問題点 従来技術では、記憶装置の記憶領域上のジヨブ
ステツプ(ジヨプステツプのプログラム、以下、
単にジヨプステツプと略記する)が処理に必要な
入出力装置を制御するためEXCPマクロ命令を処
理システムに出すと、これを受けて処理システム
はIOスーパーバイザにそのマクロ命令に対応す
るコマンドを送出しその実行を指令する。IOス
ーパーバイザはこのコマンドの実行が終了すると
終了通知を処理システムへ返送し、処理システム
はEXCPマクロ命令の実行を終わるようになつて
いる。
従つて、処理システムが、ジヨブステツプが発
するEXCPマクロ命令に対応するコマンドをIOス
ーパーバイザに発してから、IOスーパーバイザ
がそのコマンドの終了通知を返送するまでには実
行時間がかかり、一般に、この実行時間の間はこ
のコマンドの属する(このコマンドの元になつた
EXCPマクロ命令を発した)ジヨブステツプのロ
ールアウトは待たされることになる。
ところが、処理システムがIOスーパーバイザ
に発するコマンドの中には、例えば、磁気テープ
装置に於ける磁気テープの所定の位置をヘツド位
置に移動するだけの制御コマンド等があり、この
ような入出力装置と記憶装置の記憶領域との間に
情報の転送を伴わない制御コマンドの場合は、こ
のコマンドの属するジヨブステツプはコマンド終
了通知が返送されるまで待つことなくロールアウ
トしても良いにも拘らず、終了通知を待つことに
なつており、優先順位の高いジヨブステツプに記
憶領域を提供するためのロールアウトが待たされ
ることになり運用速度を阻害すると言う欠点があ
つた。
尚、ロールアウトされたジヨブステツプの
EXCPマクロ命令に対するコマンドの終了が正常
でない時は、このEXCPマクロ命令を出してロー
ルアウトされたジヨブステツプがロールインされ
て実行が再開された時このジヨブステツプへはロ
ールアウト前に出した、EXCPマクロ命令の終了
の異常が通知されるだけであり、その後はこのジ
ヨブステツプのテツプの処理に依存するようにな
つている。
(c) 発明の目的 上記の従来技術の欠点に鑑み、本発明は、IO
スーパーバイザが入出力装置と記憶装置の記憶領
域との間に情報の転送を伴わない制御コマンドを
受け取つた場合は、これを識別して、その制御コ
マンドの実行を開始すると共に、実行終了を待つ
ことなく、恰もその実行が終了したかのように終
了信号を処理システムに返送し、実行中に遭遇す
るエラーについては後で判るようにすることによ
つて、処理システムは実際の制御コマンドの真の
終了を待つことなくその制御コマンドの属するジ
ヨブステツプ(記憶領域上の)をロールアウトす
ることの可能なロールアウト制御方法を提供する
ことを目的とするものである。
(d) 発明の構成 上記本発明の目的は、記憶装置の記憶領域上の
不要ジヨブステツプをロールアウトする機能を有
する処理システムであつて、各ジヨブステツプの
要求に応じIOスーパーバイザにコマンドを発す
ることにより、該IOスーパーバイザを介して各
ジヨブステツプに共用されない入出力装置を制御
する処理システムにおいて、前記IOスーパーバ
イザは、前記入出力装置と記憶装置の記憶領域と
の間に情報の転送を伴わない制御コマンドを受け
取つた場合は、該制御コマンドの実行終了を待つ
ことなく直ちに終了信号を処理システムに返送す
ると共に、該制御コマンドを実行することを特徴
とするロールアウト制御方法によつて達成され
る。
(e) 発明の実施例 以下本発明の実施例を図によつて説明する。
図は本発明のロールアウト制御方法の1実施例
のブロツク図である。
図に於いて、1は処理システム、2はIOスー
パーバイザ、2−1はコマンド制御部、2−2は
シユミレータ、2−3はエラー信号受信部、2−
4はエラー通知部、3はチヤネル及び入出力装
置、4はロールアウト制御部、5は記憶装置を
夫々示す。
本実施例では、処理システム1はIOスーパー
バイザ2とロールアウト制御部4とを内臓せず外
に有する例を示している。以下動作を説明する。
記憶装置5の記憶領域上のジヨブステツプが入
出力装置に関わるEXCPマクロ命令を発すると、
処理システム1はこれを受けて対応するコマンド
A−1をIOスーパーバイザ2に送出する。
これを受け取つて、IOスーパーバイザ2のコ
マンド制御部2−1は、入出力装置3と記憶装置
5の記憶領域との間に情報の転送を伴ふコマンド
であるか否かを判別する。
コマンド制御部2−1は、受け取つたコマンド
が前記のように情報の転送を伴ふコマンドと判別
すると、従来と同様に、チヤネル及び入出力装置
3を制御してコマンドを実行し終了してからコマ
ンド終了通知を処理システム1に返送し、チヤネ
ル及び入出力装置3からエラー信号受信部2−3
にエラー信号を受けるとエラー信号通知部2−4
から処理システム1へエラー通知を出す。
然しながら、コマンド制御部2−1は、受け取
つたコマンドが前記のように情報の転送を伴わな
い制御コマンドであると判別した時は、チヤネル
及び入出力装置3を制御して制御コマンドの実行
を開始すると共に、直ちにシユミレータ2−2に
この制御コマンドを転送して、この制御コマンド
の終了通知B−1を作成させて処理システム1へ
返送させ、制御コマンドの実行後の真の終了時に
は終了通知は返送しないようにする。一方、この
制御コマンドの実行中にエラーとなり、チヤネル
及び入出力装置3からエラー信号受信部2−3に
エラー信号を受けた場合は、エラー信号をエラー
信号受信部2−3に保留して置き、コマンド制御
部2−1は、コマンド(制御コマンド)A−1と
同じ入出力装置3に対する次のコマンドA−2を
受けた時、エラー信号受信部2−3の内容に基づ
きエラー信号通知部2−4から処理システム1へ
エラー通知を出す。
IOスーパーバイザ2は処理システム1の発す
るコマンドに対して、以上説明したように動作す
るので、処理システム1が記憶装置5の記憶領域
のそのコマンドの属するジヨブステツプをロール
アウト制御部4によりロールアウトせんとする
時、少なくとも入出力装置3と記憶装置5の記憶
領域との間に情報の転送を伴わない制御コマンド
に関しては、その実行時間後の遅い終了通知を待
つことなくシユミレートされた素早い終了通知を
受けて直ちにロールアウト出来るようになるの
で、発せられたコマンドの実行終了までロールア
ウトの実行が待たされる時間が小さくなる。
(f) 発明の効果 以上説明したように、本発明のロールアウト制
御方法は、少なくとも入出力装置3と記憶装置5
の記憶領域との間に情報の転送を伴わない制御コ
マンドに関しては、処理システムから見たその実
行時間を実質的に0にする方法であり、処理シス
テムがロールアウトせんとするジヨブステツプに
属するコマンドが既に発せられているために、ロ
ールアウトの実行がコマンドの終了を待つ機会と
時間が低減され、処理装置の総合処理能力を向上
する効果がある。
【図面の簡単な説明】
図は本発明のロールアウト制御方法の1実施例
のブロツク図である。 図に於いて、1は処理システム、2はIOスー
パーバイザ、2−1はコマンド制御部、2−2は
シユミレータ、2−3はエラー信号受信部、2−
4はエラー通知部、3はチヤネル及び入出力装
置、4はロールアウト制御部、5は記憶装置を
夫々示す。

Claims (1)

  1. 【特許請求の範囲】 1 記憶装置の記憶領域上の不要ジヨブステツプ
    をロールアウトする機能を有する処理システムで
    あつて、各ジヨブステツプの要求に応じIOスー
    パーバイザにコマンドを発することにより、該
    IOスーパーバイザを介して各ジヨブステツプに
    共用されない入出力装置を制御する処理システム
    において、 前記IOスーパーバイザは、前記入出力装置と
    記憶装置の記憶領域との間に情報の転送を伴わな
    い制御コマンドを受け取つた場合は、該制御コマ
    ンドの実行終了を待つことなく直ちに終了信号を
    処理システムに返送すると共に、該制御コマンド
    を実行ことを特徴とするロールアウト制御方法。
JP58119183A 1983-06-29 1983-06-29 ロ−ルアウト制御方法 Granted JPS6010375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58119183A JPS6010375A (ja) 1983-06-29 1983-06-29 ロ−ルアウト制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58119183A JPS6010375A (ja) 1983-06-29 1983-06-29 ロ−ルアウト制御方法

Publications (2)

Publication Number Publication Date
JPS6010375A JPS6010375A (ja) 1985-01-19
JPH0132540B2 true JPH0132540B2 (ja) 1989-07-05

Family

ID=14754959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58119183A Granted JPS6010375A (ja) 1983-06-29 1983-06-29 ロ−ルアウト制御方法

Country Status (1)

Country Link
JP (1) JPS6010375A (ja)

Also Published As

Publication number Publication date
JPS6010375A (ja) 1985-01-19

Similar Documents

Publication Publication Date Title
JPH0563829B2 (ja)
JPH0388019A (ja) データ処理装置
JPH0132540B2 (ja)
JPH0421893B2 (ja)
JPH03265958A (ja) 入出力優先度変更方式
JPS63255752A (ja) 初期プログラムロ−ド方式
JP2803270B2 (ja) Scsiホストアダプタ回路
JPH0132140Y2 (ja)
JPH0448321A (ja) 外部記憶装置の多重化制御方式
JPH0241781B2 (ja)
JPH0353655B2 (ja)
JPH0236971B2 (ja)
JPH057142B2 (ja)
JPS61282956A (ja) Dma転送待ち行列制御方式
JPH0226246B2 (ja)
JPH0827779B2 (ja) 周辺制御装置
JPS5836373B2 (ja) アクセスタイム可変装置
JPH0417530B2 (ja)
JPH02146660A (ja) 情報処理装置
JPS6277645A (ja) ローカルジョブ起動制御方法
JPH01233544A (ja) データ転送方式
JPH0115902B2 (ja)
JPS62119657A (ja) Dmaチエイン制御方式
JPH01193948A (ja) データ転送制御方式
JPS61182155A (ja) チヤネル制御方式