JPS63255752A - 初期プログラムロ−ド方式 - Google Patents
初期プログラムロ−ド方式Info
- Publication number
- JPS63255752A JPS63255752A JP9126587A JP9126587A JPS63255752A JP S63255752 A JPS63255752 A JP S63255752A JP 9126587 A JP9126587 A JP 9126587A JP 9126587 A JP9126587 A JP 9126587A JP S63255752 A JPS63255752 A JP S63255752A
- Authority
- JP
- Japan
- Prior art keywords
- input
- initial program
- output device
- state
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機システムにおける初期プログラム
ロード方式に関するものである。
ロード方式に関するものである。
第3図は従来の初期プログラムロード方式を採用した計
算機システムの構成を示すブロック図である。1は計算
機本体であり、この計算機本体1には、動作に必要な情
報(中央処理装置3で実行されるプログラムおよびデー
タや、入出力装置6から読み書きされるデータなど)を
格納する主記憶装置2と、所定の演算・制御(プログラ
ムの実行および割り込み処理など)を行う中央処理装置
3と、本体外部の入出力制御装置5などとデータ転送を
行うデータ転送装置4とが備えられている。
算機システムの構成を示すブロック図である。1は計算
機本体であり、この計算機本体1には、動作に必要な情
報(中央処理装置3で実行されるプログラムおよびデー
タや、入出力装置6から読み書きされるデータなど)を
格納する主記憶装置2と、所定の演算・制御(プログラ
ムの実行および割り込み処理など)を行う中央処理装置
3と、本体外部の入出力制御装置5などとデータ転送を
行うデータ転送装置4とが備えられている。
入出力制御装置5は入出力装置6を制御するもので、入
出力装置6は主記憶装置2に格納する情報(初期プログ
ラムロード時にはその対象となるデータ)を記憶した記
憶媒体を有し、情報の入出力を行うものである。コマン
ド入力装置7は計算機本体1の中央処理装置3に制御コ
マンドを人力するために使用されるものである。上記中
央処理装置3には入出力装置6からの初期プログラムの
ロードに対する処理を行う初期プログラムロード処理部
(以下IPI−処理部と称する)8が備えられている。
出力装置6は主記憶装置2に格納する情報(初期プログ
ラムロード時にはその対象となるデータ)を記憶した記
憶媒体を有し、情報の入出力を行うものである。コマン
ド入力装置7は計算機本体1の中央処理装置3に制御コ
マンドを人力するために使用されるものである。上記中
央処理装置3には入出力装置6からの初期プログラムの
ロードに対する処理を行う初期プログラムロード処理部
(以下IPI−処理部と称する)8が備えられている。
次に、この従来の初期プログラムロード方式の動作を第
4図に示すフローチャートを参照して説明する。操作者
によりコマンド入力装置7から初期プログラムロードを
行うための制御コマンドが計算機本体1に与えられると
、中央処理装置3はTPL処理部8によりデータ転送装
置4および人出力制御装置5を介してデバイスである入
出力装置6の状態、つまりレディ状態(処理受付可能状
態)であるか否かを判断する(ステップSL。
4図に示すフローチャートを参照して説明する。操作者
によりコマンド入力装置7から初期プログラムロードを
行うための制御コマンドが計算機本体1に与えられると
、中央処理装置3はTPL処理部8によりデータ転送装
置4および人出力制御装置5を介してデバイスである入
出力装置6の状態、つまりレディ状態(処理受付可能状
態)であるか否かを判断する(ステップSL。
S2)。そして、レディ状態であれば、中央処理装置3
は入出力装置6の記憶媒体に記憶されているプログラム
およびデータを主記憶装W2ヘロートする初期プログラ
ムロード処理を実行する(ステップS3)。上記初期プ
ログラムロード(IPL)とは計算機システムの初期状
態において主記憶装置2にまだ実行するプログラム自体
が格納されていないときに、プログラムを実行するので
はなく中央処理装置2およびデータ転送装置4の機能を
使って、入出力装置6から主記憶装置2ヘプログラムお
よびデータを格納する処理のことである。上記ステップ
S3の処理後、中央処理装置3のIPL処理部8は初期
プログラムロードが正常に終了したか否かを判断しくス
テップS4)、正常に終了すると制御コマンドは終了し
、正常でないならば初期プログラムロードの不成功処理
を行って(ステップS5)、制御コマンドを終了する。
は入出力装置6の記憶媒体に記憶されているプログラム
およびデータを主記憶装W2ヘロートする初期プログラ
ムロード処理を実行する(ステップS3)。上記初期プ
ログラムロード(IPL)とは計算機システムの初期状
態において主記憶装置2にまだ実行するプログラム自体
が格納されていないときに、プログラムを実行するので
はなく中央処理装置2およびデータ転送装置4の機能を
使って、入出力装置6から主記憶装置2ヘプログラムお
よびデータを格納する処理のことである。上記ステップ
S3の処理後、中央処理装置3のIPL処理部8は初期
プログラムロードが正常に終了したか否かを判断しくス
テップS4)、正常に終了すると制御コマンドは終了し
、正常でないならば初期プログラムロードの不成功処理
を行って(ステップS5)、制御コマンドを終了する。
一方、ステップS2において入出力装置6がノット・レ
ディ状B(処理受付不可能状態)であると判断されると
、ステップs5に移り初期プログラムロードの不成功処
理を行って、制御コマンドを終了する。
ディ状B(処理受付不可能状態)であると判断されると
、ステップs5に移り初期プログラムロードの不成功処
理を行って、制御コマンドを終了する。
以上説明したように従来の初期プログラムロー1・方式
は、入出力装置6の状態が処理受付可能状態であること
を確認してから初期プログラムロードのための制御コマ
ンドを実行せねばならず、自動で初期プログラムロード
を実行するときなどでは電源投入処理に要する時間がシ
ステムや入出力装置6のハードウェアなどに依存するの
で、該当の入出力装置6が処理受付可能状態になるタイ
ミングを見て初期プログラムロードの処理をしなければ
ならず、したがって自動初期プログラムロードの処理が
複雑化し、また、コマンド入力装置7から入出力装置6
の状態を知る手段が必要であるなどの問題点があった。
は、入出力装置6の状態が処理受付可能状態であること
を確認してから初期プログラムロードのための制御コマ
ンドを実行せねばならず、自動で初期プログラムロード
を実行するときなどでは電源投入処理に要する時間がシ
ステムや入出力装置6のハードウェアなどに依存するの
で、該当の入出力装置6が処理受付可能状態になるタイ
ミングを見て初期プログラムロードの処理をしなければ
ならず、したがって自動初期プログラムロードの処理が
複雑化し、また、コマンド入力装置7から入出力装置6
の状態を知る手段が必要であるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、入出力装置の状態とは無関係に初期プログラ
ムロード実行要求の制御コマンドを発行でき、システム
やデバイスなどに依存せずに初期プログラムロードの処
理を簡単に行うことができる初期プログラムロード方式
を提供することを目的とする。
たもので、入出力装置の状態とは無関係に初期プログラ
ムロード実行要求の制御コマンドを発行でき、システム
やデバイスなどに依存せずに初期プログラムロードの処
理を簡単に行うことができる初期プログラムロード方式
を提供することを目的とする。
この発明に係る初期プログラムロード方式は、初期プロ
グラムロード実行要求の制御コマンドがコマンド入力装
置7から中央処理装置3へ与えられた時に、中央処理装
置3は入出力装置6の状態が処理受付可能状態であるか
否かを判断し、処理受付可能状態であれば入出力装置6
から主記憶装置2への初期プログラムロードを行い、処
理受付不可能状態であれば入出力装置6の状態が処理受
付可能状態になるのを待ち、処理受付可能状態になると
割り込み処理によりその状態を認識し、入出力装置6か
ら主記憶装置2への初期プログラムロードを行うもので
ある。
グラムロード実行要求の制御コマンドがコマンド入力装
置7から中央処理装置3へ与えられた時に、中央処理装
置3は入出力装置6の状態が処理受付可能状態であるか
否かを判断し、処理受付可能状態であれば入出力装置6
から主記憶装置2への初期プログラムロードを行い、処
理受付不可能状態であれば入出力装置6の状態が処理受
付可能状態になるのを待ち、処理受付可能状態になると
割り込み処理によりその状態を認識し、入出力装置6か
ら主記憶装置2への初期プログラムロードを行うもので
ある。
中央処理装置3は、コマンド入力装置7からの制御コマ
ンドに応答して、入出力装置6が処理受付可能状態であ
るか否かを判断する。そこで、処理受付可能状態であれ
ば初期プログラムロードが実行され、入出力装置6に記
憶されたプログラムおよびデータは主記憶装置2へ格納
される。一方、入出力装置6が処理受付不可能状態であ
れば、処理受付可能状態になるまで待ち、処理受付可能
状態になると割り込み処理が発生し、その割り込み処理
により中央処理装置3は上記初期プログラムロードを実
行開始する。
ンドに応答して、入出力装置6が処理受付可能状態であ
るか否かを判断する。そこで、処理受付可能状態であれ
ば初期プログラムロードが実行され、入出力装置6に記
憶されたプログラムおよびデータは主記憶装置2へ格納
される。一方、入出力装置6が処理受付不可能状態であ
れば、処理受付可能状態になるまで待ち、処理受付可能
状態になると割り込み処理が発生し、その割り込み処理
により中央処理装置3は上記初期プログラムロードを実
行開始する。
以下、この発明の一実施例を図面に基づいて説明する。
第1図はこの発明の実施例に係る初期プログラムロード
方式を採用した計算機システムの構成を示すブロック図
である。第1図において、第3図に示す構成要素に対応
するものには同一の参照符を付し、その説明を省略する
。第1図に示す21は、入出力装置6の状態がレディ状
態になったことを、入出力制御装置5およびデータ転送
装置4を介して中央処理装置3のIPL処理部8に知ら
せるためのレディ伝達機構である。
方式を採用した計算機システムの構成を示すブロック図
である。第1図において、第3図に示す構成要素に対応
するものには同一の参照符を付し、その説明を省略する
。第1図に示す21は、入出力装置6の状態がレディ状
態になったことを、入出力制御装置5およびデータ転送
装置4を介して中央処理装置3のIPL処理部8に知ら
せるためのレディ伝達機構である。
次に、この実施例の動作を第2図に示すフローチャート
を参照して説明する。第2図において、第4図に示す処
理に対応するものには同一の参照符を付す。操作者によ
りコマンド入力装置7から初期プログラムロード実行要
求の制御コマンドが計算機本体1に与えられると、中央
処理装置3はIPL処理部8によりデータ転送装置4お
よび入出力制御装置5を介して入出力装置6がレディ状
態であるか否かを判断する(ステップSl、S2)。
を参照して説明する。第2図において、第4図に示す処
理に対応するものには同一の参照符を付す。操作者によ
りコマンド入力装置7から初期プログラムロード実行要
求の制御コマンドが計算機本体1に与えられると、中央
処理装置3はIPL処理部8によりデータ転送装置4お
よび入出力制御装置5を介して入出力装置6がレディ状
態であるか否かを判断する(ステップSl、S2)。
そして、レディ状態であれば、中央処理装置3は入出力
装置6の記憶媒体に記憶されているプログラムおよびデ
ータを主記憶装置2ヘロードする初期プログラムロード
処理を実行する(ステップ33)。その後、中央処理装
置3のTPI、処理部8は初期プログラムロードが正常
に終了したか否かを判断しくステップS4)、正常に終
了すると制御コマンドを終了し、正常でないならば初期
プログラムロードの不成功処理を行って(ステップS5
)、初期プログラムロート実行要求の制?ff1lコマ
ンドを終了する。
装置6の記憶媒体に記憶されているプログラムおよびデ
ータを主記憶装置2ヘロードする初期プログラムロード
処理を実行する(ステップ33)。その後、中央処理装
置3のTPI、処理部8は初期プログラムロードが正常
に終了したか否かを判断しくステップS4)、正常に終
了すると制御コマンドを終了し、正常でないならば初期
プログラムロードの不成功処理を行って(ステップS5
)、初期プログラムロート実行要求の制?ff1lコマ
ンドを終了する。
一方、ステップS2において、入出力装置6の状態がノ
ット・レディ状態であると判断されると、ステップS6
に移り、中央処理装置3のIPL処理部8は入出力装置
6がレディ状態になるのを待つ。すなわち、中央処理装
置3のTPL処理部8はレディ割り込み待ちを行い、入
出力装置6がレディ状態になるとレディ伝達機構21は
このレディ状態を中央処理装置3のIPL処理部8に知
らせる。これにより中央処理装置3のIPL処理部8は
入出力装置6がレディ状態になったことを認識し、ステ
ップS3に移り入出力装置6から主記憶装置2への初期
プログラムロードを行い、その後はステップS4.S5
の処理を行い、初期プログラムロード実行要求の制御コ
マンドを終了する。
ット・レディ状態であると判断されると、ステップS6
に移り、中央処理装置3のIPL処理部8は入出力装置
6がレディ状態になるのを待つ。すなわち、中央処理装
置3のTPL処理部8はレディ割り込み待ちを行い、入
出力装置6がレディ状態になるとレディ伝達機構21は
このレディ状態を中央処理装置3のIPL処理部8に知
らせる。これにより中央処理装置3のIPL処理部8は
入出力装置6がレディ状態になったことを認識し、ステ
ップS3に移り入出力装置6から主記憶装置2への初期
プログラムロードを行い、その後はステップS4.S5
の処理を行い、初期プログラムロード実行要求の制御コ
マンドを終了する。
なお、上記実施例では中央処理装置3.データ転送装置
4の通常の割り込み処理とは別にレディ状態の割り込み
処理を行うためのレディ伝達機構21を設けたが、中央
処理装置3の制御によっては通常の割り込み処理とレデ
ィ状態の割り込み処理とを行うこともできる。
4の通常の割り込み処理とは別にレディ状態の割り込み
処理を行うためのレディ伝達機構21を設けたが、中央
処理装置3の制御によっては通常の割り込み処理とレデ
ィ状態の割り込み処理とを行うこともできる。
〔発明の効果]
以上のように本発明によれば、初期プログラムロード実
行要求の制御コマンドがコマンド入力装置から中央処理
装置へ与えられた時に、中央処理装置は入出力装置の状
態が処理受付可能状態であるか否かを判断し、処理受付
可能状態であれば入出力装置から上記j12装置への初
期プログラムロードを行い、処理受付不可能状態であれ
ば入出力装置の状態が処理受付可能状態になるのを待ち
、処理受付可能状態になると割り込み処理によりその状
態を認識し、入出力装置から主記憶装置への初期プログ
ラムロードを行うようにしたので、入出力装置の状態と
は無関係に初期プログラムロード実行要求の制御コマン
ドを発行することができ、したがってシステムやデバイ
スなどに依存せずに初期プログラムロードの処理を節単
に行うことができるという効果が得られ、特に計算機シ
ステムの自動立とげ処理などで初期プログラムロードを
行う場合に効果的である。
行要求の制御コマンドがコマンド入力装置から中央処理
装置へ与えられた時に、中央処理装置は入出力装置の状
態が処理受付可能状態であるか否かを判断し、処理受付
可能状態であれば入出力装置から上記j12装置への初
期プログラムロードを行い、処理受付不可能状態であれ
ば入出力装置の状態が処理受付可能状態になるのを待ち
、処理受付可能状態になると割り込み処理によりその状
態を認識し、入出力装置から主記憶装置への初期プログ
ラムロードを行うようにしたので、入出力装置の状態と
は無関係に初期プログラムロード実行要求の制御コマン
ドを発行することができ、したがってシステムやデバイ
スなどに依存せずに初期プログラムロードの処理を節単
に行うことができるという効果が得られ、特に計算機シ
ステムの自動立とげ処理などで初期プログラムロードを
行う場合に効果的である。
第1図はこの発明の一実施例に係る初期プログラムロー
ド方式を採用した計算機システムの構成を示すブロック
図、第2図はこの実施例の動作を説明するためのフロー
チャート、第3図は従来の初期プログラムロード方式を
採用した計算機システムの構成を示すブロック図、第4
図はこの従来例の動作を説明するためのフローチャート
である。 ■・・・計算機本体、2・・・主記憶装置、3・・・中
央処理装置、6・・・入出力装置、7・・・コマンド入
力装置、8・・・IPL処理部、21・・・レディ伝達
機構。 代理人 大 岩 増 雄(ほか2名)牟1図 第2回 第3図
ド方式を採用した計算機システムの構成を示すブロック
図、第2図はこの実施例の動作を説明するためのフロー
チャート、第3図は従来の初期プログラムロード方式を
採用した計算機システムの構成を示すブロック図、第4
図はこの従来例の動作を説明するためのフローチャート
である。 ■・・・計算機本体、2・・・主記憶装置、3・・・中
央処理装置、6・・・入出力装置、7・・・コマンド入
力装置、8・・・IPL処理部、21・・・レディ伝達
機構。 代理人 大 岩 増 雄(ほか2名)牟1図 第2回 第3図
Claims (1)
- 所定の演算・制御を行う中央処理装置と、動作に必要な
情報を格納する主記憶装置と、この主記憶装置に格納す
る情報を記憶した記憶媒体を有する入出力装置と、制御
コマンドを上記中央処理装置に入力するためのコマンド
入力装置とを備えた計算機システムにおいて、初期プロ
グラムロード実行要求の制御コマンドが上記コマンド入
力装置から上記中央処理装置へ与えられた時に、上記中
央処理装置は、上記入出力装置の状態が処理受付可能状
態であるか否かを判断し、処理受付可能状態であれば入
出力装置から上記主記憶装置への初期プログラムロード
を行い、処理受付不可能状態であれば入出力装置の状態
が処理受付可能状態になるのを待ち、処理受付可能状態
になると割り込み処理によりその状態を認識し、上記入
出力装置から上記主記憶装置への初期プログラムロード
を行うことを特徴とする初期プログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9126587A JPS63255752A (ja) | 1987-04-14 | 1987-04-14 | 初期プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9126587A JPS63255752A (ja) | 1987-04-14 | 1987-04-14 | 初期プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63255752A true JPS63255752A (ja) | 1988-10-24 |
Family
ID=14021592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9126587A Pending JPS63255752A (ja) | 1987-04-14 | 1987-04-14 | 初期プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63255752A (ja) |
-
1987
- 1987-04-14 JP JP9126587A patent/JPS63255752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5964890A (en) | System call issue method and debug system | |
| JPS63255752A (ja) | 初期プログラムロ−ド方式 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPH02121047A (ja) | 入出力制御方式 | |
| JPH0623966B2 (ja) | データ処理システム | |
| JP2523167B2 (ja) | コマンドチェイン制御装置 | |
| JPH03260838A (ja) | Cpu使用時間制限方式 | |
| JPH0319574B2 (ja) | ||
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JP2752818B2 (ja) | データ入出力の非同期処理方式 | |
| JPS6160468B2 (ja) | ||
| JPS5941213B2 (ja) | テストプログラムロ−ド方式 | |
| JPH02280251A (ja) | 初期プログラム・ロード方式 | |
| JPH0830465A (ja) | メッセージ駆動型のマルチタスクシステム | |
| JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
| JPS60254245A (ja) | 擬似障害設定方式 | |
| JPH0132540B2 (ja) | ||
| JPH06342372A (ja) | イニシアルプログラムローディング法及びその装置 | |
| JPH0358119A (ja) | 外部記憶装置の二重化方式 | |
| JPS61153741A (ja) | プログラマブルコントロ−ラ | |
| JPH04141756A (ja) | 周辺装置制御方式 | |
| JPH03158946A (ja) | データ転送のリトライ制御が可能なプロセッサシステム | |
| JPH053033B2 (ja) | ||
| JPH02253336A (ja) | プログラム起動方式 |