JPH0132664B2 - - Google Patents
Info
- Publication number
- JPH0132664B2 JPH0132664B2 JP55036599A JP3659980A JPH0132664B2 JP H0132664 B2 JPH0132664 B2 JP H0132664B2 JP 55036599 A JP55036599 A JP 55036599A JP 3659980 A JP3659980 A JP 3659980A JP H0132664 B2 JPH0132664 B2 JP H0132664B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- collector
- impurity density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
Landscapes
- Bipolar Transistors (AREA)
Description
本発明は、熱電子放出により流れ出すキヤリア
を制御することにより動作する新しいトランジス
タに関する。 通常、従来型トランジスタにおけるキヤリアの
供給領域であるエミツタ領域（バイポーラトラン
ジスタ：以下BJTと称す）及びソース領域（電
界効果トランジスタ：以下FETと称す、静電誘
導トランジスタ：以下SITと称す）は、高不純物
密度領域で形成される。他の条件が許す限り、通
常ソース領域、エミツタ領域の不純物密度は高い
程望ましい。当然より効率よくキヤリアを供給す
るためにである。また、いずれのトランジスタに
おいても電流は、キヤリアが流れる部分の電位を
制御電極により制御することによつて、その量が
制御されている。BJTにおいては、ベース抵抗
を介しての電位制御であり、FET及びSITにおい
ては容量結合による電位制御である。比較的大き
な電流密度を流し易いと言われているBJTにつ
いて考えてみる。第１図ａに示されるように、モ
デル的にはBJTは示される。第１図には、npn構
造BJTが示されている。n+領域１１がエミツタ
領域Ｅ、ｐ領域１２がベース領域Ｂ、ｎ領域１３
がコレクタ領域Ｃである。説明を簡単にするため
に一次元構造について説明する。第１図ｂには、
電圧が印加されない状態でのバンドダイアグラム
が示されている。εFはフエルミレベルである。ベ
ース・エミツタ間に順方向電圧Vbe、ベース・コ
レクタ間に逆方向電圧Vbcが加えられた状態のバ
ンドダイアグラムとベース領域での電子の分布ｎ
（ｘ）が第１図ｃに示されている。ベース・コレ
クタ間に逆方向電圧Vbcが印加されているので、
ｎ（ｘ）はエミツタ・ベースコンタクト位置（ｘ
＝Ｏ）から、ベース・コレクタコンタクト（ｘ＝
Wb）に向つて次第に減少している。一方、トラ
ンジスタを流れる電流密度Ｊは、注入された電子
密度がベースのアクセプタ密度NAに比べて小さ
く、かつベースの不純物密度が均一であれば Ｊ＝−qDobdn（ｘ）／dx ………(1) で与えられる。ただし、ｑは単位電荷、Dobはベ
ース領域の電子の拡散係数、ｘは座標である。
Vbcが小さい間は、ベース・コレクタ接合部の電
子密度ｎ（Wb）も大きいが、Vbcが大きくなるに
つれて、ｎ（Wb）は小さくなる。すなわち、ベー
ス領域における注入された電子の密度分布は急峻
になつて行くのである。すなわち、Vbcが大きく
なるにつれて、式(1)で与えられる電流密度Ｊは次
第に増加する。Vbcがある程度以上に大きくなる
と、ｎ（Wb）はきわめて小さい値になる。その状
態では、式(1)は Ｊ＝qDobｎ（Ｏ）／Wb ………(2) と書き直せる。Wbはベース幅である。通常ｎ
（Ｏ）は、 で与えられる。ただし、npbはｐベース領域の熱
平衡状態における電子密度であり、ni 2／NAであ
る。niは真性キヤリア密度である。すなわち、式
(3)で与えられるように、Vbeが決つて、BJTの構
造及び不純物密度が決まれば、ｎ（Ｏ）は決定す
る。したがつて、Vbcをある値以上に増加して
も、式(2)で与えられる電流密度Ｊは一定値になつ
てしまう。もちろん、Vbcと共に、Wbが小さくな
ればそそれに伴つて、Ｊは増加する。 BJTにおいて、電流密度Ｊを大きくするため
には、Wbを小さくすることが望ましい。Wbをあ
る程度以上小さくしようとするときの制限要因
は、ベース抵抗rbb′である。Wbを小さくしなが
ら、γbb′の増加を抑えるためには、ベース領域の
不純物密度NAを大きくしなければならない。し
かし、NAをあまり大きくすると、注入効率γが
低下する。 γは、通常 γ＝Jo／Jo＋Jp＝１／１＋Dpe／Dob・Poe／npb・Wb／Lp
e………(4) で与えられる。ただし、Dpeはエミツタ領域のホ
ールの拡散係数、Poeはエミツタ領域の熱平衡状
態におけるホール密度であり、ni 2／ND1（ただし、
ND1はn+エミツタ領域のドナ密度）で与えられ
る。Lpeは、エミツタ領域におけるホールの拡散
距離である。式(4)が導かれるのは、Lpeがエミツ
タ領域の厚さWeより短い場合であつて、もしWe
＜Lpeとなれば、式(4)におけるLpeはWeと置き換
えられる。式(4)は、また γ＝１／１＋Dpe／Dob・NA／Npl・Wb／Lpe………
(5) と書き直せる。NAがND1に対して無視できなくな
ると、γは小さくなるわけである。通常、Siの
BJTでは、ND1が1020〜1021cm-3程度に選ばれ、
NAは1018cm-3程度以下に選定される。式(3)のよう
にベース領域のエミツタ端の注入キヤリア密度を
与え、式(1)や(2)のように電流密度を算出するの
は、ベース・エミツタ間の空乏層幅が、キヤリア
の平均自由行程に比べて十分長いからである。ベ
ース・エミツタ間の空乏層幅Wbeは、 Wbe＝｛2ε／qNA（Vbi−Vbe）｝1/2 ………(6) で与えられる。εは誘電率である。たとえば、Si
を例にして考えると、NA＝１×1018cm-3としたと
き、Vbe＝０ならWbe≒380Å、Vbe＝0.8Vなら、
Wbe≒200Åである。通常、Si中での室温での電
子の平均自由行程ｌは、50Å程度から、100Å程
度だと考えられている。GaAsではもう少し長い
といわれている。すでに、Wbeがｌより大きいわ
けである。したがつて、従来の均一ベースBJT
の電流密度Ｊは、式(2)、(3)より で与えられてしまうわけである。もちろん、ベー
ス領域にエミツタからコレクタに向う方向に不純
物密度分布を設けたドリフトトランジスタにおい
ては、電流密度は上昇して、 Ｊ≒−qDobdn（ｘ）／dx＋q1Voｎ（ｘ）Ｅ（ｘ） ………(8) で与えられるようになる。不純物密度分布が略々
指数関数的に変化しているときには、ベース領域
での電界Ｅ（ｘ）は、 Ｅ（ｘ）≒KT／ｑ １／WblnNAeb／NAbc……
…(9) となる。ただし、μn：ベース領域での電子移動
度、Ｋ：ボルツマン定数、Ｔ：温度、NAeb：エ
ミツタ側ベース領域不純物密度、NAbc：コレク
タ側ベース領域不純物密度である。 このように拡散によりキヤリアの輸送が支配さ
れる。従来のBJTにおいては、たとえばベース
領域幅Wbを0.1μｍ程度にして、ドリフトトラン
ジスタ構造にしても、104A／cm2程度の電流密度
を流すのがせいぜいであつた。 トランジスタの高周波特性を改善し、高速度動
作を実現するには、電流密度を大きくすることが
必須である。すなわち、できるだけ小さな面積の
トランジスタにできるだけ大きな電流を流すこと
が、高速化、高周波化の必須要件である。そのた
めには、キヤリア供給の高不純物密度領域にでき
るだけ接近させて、キヤリア注入を制御する電位
障壁を設け、かつその障壁電位を制御電極により
効率よく制御することが必要である。障壁電位を
容量結合により効率よく制御するには、キヤリア
供給領域と障壁距離と、略々同程度の制御電極間
隔が必要となり、制御電極間隔が狭くなりすぎて
製造上好ましくない。一方、抵抗制御で制御しよ
うとすると、ベース領域の不純物密度を高くしな
ければならず、注入効率が低下してしまつて電流
利得の小さなトランジスタになつてしまう。 注入効率を低下させない方法としては、ベース
領域より広い禁制帯幅のエミツタ領域を有したヘ
テロ接合バイポーラ・トランジスタが提案されて
いるが、ヘテロ接合の導入によつて電流密度が改
善されるわけではない。 本発明の目的は、叙上の従来の欠点を除去し、
エミツタ領域より熱電子放出されるキヤリアを直
接ベース領域に取り出し、きわめて大きな電流密
度を流せるトランジスタを提供することにある。 そのために本発明においてはエミツタの高不純
物密度領域からベース領域中の伝導帯に形成され
る電位障壁までの距離を略々電子の平均自由行程
と同程度かもしくはそれより短くなるように設定
する。このような高不純物密度領域にきわめて接
近して存在する電位障壁を比較的離れた場所から
効率よく制御するためには、抵抗を介した制御が
すぐれている。よつて本発明においてはエミツタ
領域の禁制帯幅をベース領域のそれよりも広くし
て注入効率の低下を防いだ上で、抵抗制御を利用
する。とくにこの抵抗値が小さく、かつ抵抗に沿
つて流れる電流が小さいときには、その制御は有
効である。 以下図面を参照しながら本発明を詳細に説明す
る。 第２図は、本発明のトランジスタの原理を説明
するための図である。第２図ａは断面図、第２図
ｂ及びｃはバンドダイアグラムである。 n+領域２１はエミツタ領域、p+領域２２はベ
ース領域、ｎ領域２３は比較的高抵抗な領域、
n+領域２４はコレクタ領域である。n+領域２１
のバンドギヤツプはεg1、領域２２，２３，２４
のバンドギヤツプはεg2であり、εg1はεg2より大き
くなされている。すなわち、エミツタ・ベース接
合はヘテロ接合になつている。エミツタ領域の不
純物密度は十分高くなされている。同時に、ベー
ス領域の不純物密度は、とくにエミツタ接合側で
は十分高くなされていて、エミツタ・ベース間の
伝導帯における電位勾配のある部分の距離が、ベ
ース・エミツタ間に所定の順方向バイアスが印加
されたときに、略々電子の平均自由行程と同程度
かもしくは、それより短くなるようになされてい
る。この第２図の例では、ベースの不純物密度に
勾配が設けられていて、ベース内にドリフト電界
が生じている例が示されている。Vbicはエミツ
タ・ベース間の伝導帯における電位差であり、
Vbivは充満帯における電位差である。 当然、VbivはVbicより大きく、Vbiv−Vbicはほと
んどεg1−εg2に等しい。n+、p+領域と書かれた領
域はほとんど縮退していて、フエルミレベルεFが
伝導帯の底もしくは、充満帯の頂上に一致してい
る。当然、エミツタ・ベース間の電位勾配はエミ
ツタ領域、ベース領域の双方に亘つて現われるわ
けであるが、簡単のために、エミツタ領域の不純
物密度が十分高くベース側だけにあらわれるとす
ると、その幅Wbeは、 Wbe＝｛2ε／qNAe（Vbic−Vbe）｝1/2 ………(10) で与えられる。NAeはエミツタ側ベース領域の不
純物密度である。領域２２，２３，２４がSiで形
成されている場合を考える。Vbicは、1.1V程度で
ある。表１にWbeのNAe及びVbe依存性を示す。
を制御することにより動作する新しいトランジス
タに関する。 通常、従来型トランジスタにおけるキヤリアの
供給領域であるエミツタ領域（バイポーラトラン
ジスタ：以下BJTと称す）及びソース領域（電
界効果トランジスタ：以下FETと称す、静電誘
導トランジスタ：以下SITと称す）は、高不純物
密度領域で形成される。他の条件が許す限り、通
常ソース領域、エミツタ領域の不純物密度は高い
程望ましい。当然より効率よくキヤリアを供給す
るためにである。また、いずれのトランジスタに
おいても電流は、キヤリアが流れる部分の電位を
制御電極により制御することによつて、その量が
制御されている。BJTにおいては、ベース抵抗
を介しての電位制御であり、FET及びSITにおい
ては容量結合による電位制御である。比較的大き
な電流密度を流し易いと言われているBJTにつ
いて考えてみる。第１図ａに示されるように、モ
デル的にはBJTは示される。第１図には、npn構
造BJTが示されている。n+領域１１がエミツタ
領域Ｅ、ｐ領域１２がベース領域Ｂ、ｎ領域１３
がコレクタ領域Ｃである。説明を簡単にするため
に一次元構造について説明する。第１図ｂには、
電圧が印加されない状態でのバンドダイアグラム
が示されている。εFはフエルミレベルである。ベ
ース・エミツタ間に順方向電圧Vbe、ベース・コ
レクタ間に逆方向電圧Vbcが加えられた状態のバ
ンドダイアグラムとベース領域での電子の分布ｎ
（ｘ）が第１図ｃに示されている。ベース・コレ
クタ間に逆方向電圧Vbcが印加されているので、
ｎ（ｘ）はエミツタ・ベースコンタクト位置（ｘ
＝Ｏ）から、ベース・コレクタコンタクト（ｘ＝
Wb）に向つて次第に減少している。一方、トラ
ンジスタを流れる電流密度Ｊは、注入された電子
密度がベースのアクセプタ密度NAに比べて小さ
く、かつベースの不純物密度が均一であれば Ｊ＝−qDobdn（ｘ）／dx ………(1) で与えられる。ただし、ｑは単位電荷、Dobはベ
ース領域の電子の拡散係数、ｘは座標である。
Vbcが小さい間は、ベース・コレクタ接合部の電
子密度ｎ（Wb）も大きいが、Vbcが大きくなるに
つれて、ｎ（Wb）は小さくなる。すなわち、ベー
ス領域における注入された電子の密度分布は急峻
になつて行くのである。すなわち、Vbcが大きく
なるにつれて、式(1)で与えられる電流密度Ｊは次
第に増加する。Vbcがある程度以上に大きくなる
と、ｎ（Wb）はきわめて小さい値になる。その状
態では、式(1)は Ｊ＝qDobｎ（Ｏ）／Wb ………(2) と書き直せる。Wbはベース幅である。通常ｎ
（Ｏ）は、 で与えられる。ただし、npbはｐベース領域の熱
平衡状態における電子密度であり、ni 2／NAであ
る。niは真性キヤリア密度である。すなわち、式
(3)で与えられるように、Vbeが決つて、BJTの構
造及び不純物密度が決まれば、ｎ（Ｏ）は決定す
る。したがつて、Vbcをある値以上に増加して
も、式(2)で与えられる電流密度Ｊは一定値になつ
てしまう。もちろん、Vbcと共に、Wbが小さくな
ればそそれに伴つて、Ｊは増加する。 BJTにおいて、電流密度Ｊを大きくするため
には、Wbを小さくすることが望ましい。Wbをあ
る程度以上小さくしようとするときの制限要因
は、ベース抵抗rbb′である。Wbを小さくしなが
ら、γbb′の増加を抑えるためには、ベース領域の
不純物密度NAを大きくしなければならない。し
かし、NAをあまり大きくすると、注入効率γが
低下する。 γは、通常 γ＝Jo／Jo＋Jp＝１／１＋Dpe／Dob・Poe／npb・Wb／Lp
e………(4) で与えられる。ただし、Dpeはエミツタ領域のホ
ールの拡散係数、Poeはエミツタ領域の熱平衡状
態におけるホール密度であり、ni 2／ND1（ただし、
ND1はn+エミツタ領域のドナ密度）で与えられ
る。Lpeは、エミツタ領域におけるホールの拡散
距離である。式(4)が導かれるのは、Lpeがエミツ
タ領域の厚さWeより短い場合であつて、もしWe
＜Lpeとなれば、式(4)におけるLpeはWeと置き換
えられる。式(4)は、また γ＝１／１＋Dpe／Dob・NA／Npl・Wb／Lpe………
(5) と書き直せる。NAがND1に対して無視できなくな
ると、γは小さくなるわけである。通常、Siの
BJTでは、ND1が1020〜1021cm-3程度に選ばれ、
NAは1018cm-3程度以下に選定される。式(3)のよう
にベース領域のエミツタ端の注入キヤリア密度を
与え、式(1)や(2)のように電流密度を算出するの
は、ベース・エミツタ間の空乏層幅が、キヤリア
の平均自由行程に比べて十分長いからである。ベ
ース・エミツタ間の空乏層幅Wbeは、 Wbe＝｛2ε／qNA（Vbi−Vbe）｝1/2 ………(6) で与えられる。εは誘電率である。たとえば、Si
を例にして考えると、NA＝１×1018cm-3としたと
き、Vbe＝０ならWbe≒380Å、Vbe＝0.8Vなら、
Wbe≒200Åである。通常、Si中での室温での電
子の平均自由行程ｌは、50Å程度から、100Å程
度だと考えられている。GaAsではもう少し長い
といわれている。すでに、Wbeがｌより大きいわ
けである。したがつて、従来の均一ベースBJT
の電流密度Ｊは、式(2)、(3)より で与えられてしまうわけである。もちろん、ベー
ス領域にエミツタからコレクタに向う方向に不純
物密度分布を設けたドリフトトランジスタにおい
ては、電流密度は上昇して、 Ｊ≒−qDobdn（ｘ）／dx＋q1Voｎ（ｘ）Ｅ（ｘ） ………(8) で与えられるようになる。不純物密度分布が略々
指数関数的に変化しているときには、ベース領域
での電界Ｅ（ｘ）は、 Ｅ（ｘ）≒KT／ｑ １／WblnNAeb／NAbc……
…(9) となる。ただし、μn：ベース領域での電子移動
度、Ｋ：ボルツマン定数、Ｔ：温度、NAeb：エ
ミツタ側ベース領域不純物密度、NAbc：コレク
タ側ベース領域不純物密度である。 このように拡散によりキヤリアの輸送が支配さ
れる。従来のBJTにおいては、たとえばベース
領域幅Wbを0.1μｍ程度にして、ドリフトトラン
ジスタ構造にしても、104A／cm2程度の電流密度
を流すのがせいぜいであつた。 トランジスタの高周波特性を改善し、高速度動
作を実現するには、電流密度を大きくすることが
必須である。すなわち、できるだけ小さな面積の
トランジスタにできるだけ大きな電流を流すこと
が、高速化、高周波化の必須要件である。そのた
めには、キヤリア供給の高不純物密度領域にでき
るだけ接近させて、キヤリア注入を制御する電位
障壁を設け、かつその障壁電位を制御電極により
効率よく制御することが必要である。障壁電位を
容量結合により効率よく制御するには、キヤリア
供給領域と障壁距離と、略々同程度の制御電極間
隔が必要となり、制御電極間隔が狭くなりすぎて
製造上好ましくない。一方、抵抗制御で制御しよ
うとすると、ベース領域の不純物密度を高くしな
ければならず、注入効率が低下してしまつて電流
利得の小さなトランジスタになつてしまう。 注入効率を低下させない方法としては、ベース
領域より広い禁制帯幅のエミツタ領域を有したヘ
テロ接合バイポーラ・トランジスタが提案されて
いるが、ヘテロ接合の導入によつて電流密度が改
善されるわけではない。 本発明の目的は、叙上の従来の欠点を除去し、
エミツタ領域より熱電子放出されるキヤリアを直
接ベース領域に取り出し、きわめて大きな電流密
度を流せるトランジスタを提供することにある。 そのために本発明においてはエミツタの高不純
物密度領域からベース領域中の伝導帯に形成され
る電位障壁までの距離を略々電子の平均自由行程
と同程度かもしくはそれより短くなるように設定
する。このような高不純物密度領域にきわめて接
近して存在する電位障壁を比較的離れた場所から
効率よく制御するためには、抵抗を介した制御が
すぐれている。よつて本発明においてはエミツタ
領域の禁制帯幅をベース領域のそれよりも広くし
て注入効率の低下を防いだ上で、抵抗制御を利用
する。とくにこの抵抗値が小さく、かつ抵抗に沿
つて流れる電流が小さいときには、その制御は有
効である。 以下図面を参照しながら本発明を詳細に説明す
る。 第２図は、本発明のトランジスタの原理を説明
するための図である。第２図ａは断面図、第２図
ｂ及びｃはバンドダイアグラムである。 n+領域２１はエミツタ領域、p+領域２２はベ
ース領域、ｎ領域２３は比較的高抵抗な領域、
n+領域２４はコレクタ領域である。n+領域２１
のバンドギヤツプはεg1、領域２２，２３，２４
のバンドギヤツプはεg2であり、εg1はεg2より大き
くなされている。すなわち、エミツタ・ベース接
合はヘテロ接合になつている。エミツタ領域の不
純物密度は十分高くなされている。同時に、ベー
ス領域の不純物密度は、とくにエミツタ接合側で
は十分高くなされていて、エミツタ・ベース間の
伝導帯における電位勾配のある部分の距離が、ベ
ース・エミツタ間に所定の順方向バイアスが印加
されたときに、略々電子の平均自由行程と同程度
かもしくは、それより短くなるようになされてい
る。この第２図の例では、ベースの不純物密度に
勾配が設けられていて、ベース内にドリフト電界
が生じている例が示されている。Vbicはエミツ
タ・ベース間の伝導帯における電位差であり、
Vbivは充満帯における電位差である。 当然、VbivはVbicより大きく、Vbiv−Vbicはほと
んどεg1−εg2に等しい。n+、p+領域と書かれた領
域はほとんど縮退していて、フエルミレベルεFが
伝導帯の底もしくは、充満帯の頂上に一致してい
る。当然、エミツタ・ベース間の電位勾配はエミ
ツタ領域、ベース領域の双方に亘つて現われるわ
けであるが、簡単のために、エミツタ領域の不純
物密度が十分高くベース側だけにあらわれるとす
ると、その幅Wbeは、 Wbe＝｛2ε／qNAe（Vbic−Vbe）｝1/2 ………(10) で与えられる。NAeはエミツタ側ベース領域の不
純物密度である。領域２２，２３，２４がSiで形
成されている場合を考える。Vbicは、1.1V程度で
ある。表１にWbeのNAe及びVbe依存性を示す。
【表】
NAeを３×1018cm-3程度以上にすれば、通常Si
トランジスタにおける導通時のベース・エミツタ
間電圧でWbeの値が略々電子の平均自由行程と同
じ程度か、もしくはそれ以下になつている。第２
図ｂで、高抵抗領域２３は、拡散電位だけで、空
乏化している例を示してある。第２図ｃは、エミ
ツタ・ベース間にVbe、ベース・コレクタ間に
Vbcのバイアスが加えられた場合のバンドダイア
グラムである。エミツタからベースへの電子注入
の障壁高さは、Vbic−Vebであるが、ベースから
エミツタへのホール注入に対する障壁高さは、
Vbiv−Vebである。すなわち、Vbiv−Vebの方が
Vbic−Vebより、ほぼεg1−εg2だけ高いことにな
る。したがつて、注入効率γは、 で略々表わされることになる。したがつて、NAe
とND1が殆んど同程度、あるいはNAeの方がND1よ
り大きくなつても、すなわちDpeNAeWb／DobND1
Lpeが１を越えるようになつてもγを十分１に近
く設定することができる。εg1−εg2に対する
トランジスタにおける導通時のベース・エミツタ
間電圧でWbeの値が略々電子の平均自由行程と同
じ程度か、もしくはそれ以下になつている。第２
図ｂで、高抵抗領域２３は、拡散電位だけで、空
乏化している例を示してある。第２図ｃは、エミ
ツタ・ベース間にVbe、ベース・コレクタ間に
Vbcのバイアスが加えられた場合のバンドダイア
グラムである。エミツタからベースへの電子注入
の障壁高さは、Vbic−Vebであるが、ベースから
エミツタへのホール注入に対する障壁高さは、
Vbiv−Vebである。すなわち、Vbiv−Vebの方が
Vbic−Vebより、ほぼεg1−εg2だけ高いことにな
る。したがつて、注入効率γは、 で略々表わされることになる。したがつて、NAe
とND1が殆んど同程度、あるいはNAeの方がND1よ
り大きくなつても、すなわちDpeNAeWb／DobND1
Lpeが１を越えるようになつてもγを十分１に近
く設定することができる。εg1−εg2に対する
【式】の値を室温動作時において表２に示
す。
【表】
当然のことながら、γは１に近い程望ましい。電
流到達率αは、 α＝γβ* ………(12) で与えられる。β*は均一ベースの場合には近似
的に β*＝SechWb／Lob （13） で与えられる。一方電流利得βは β＝α／１−α＝γβ*／１−γβ* （14） である。βは大きい程望ましい。たとえばβ*＝
１とした場合、γ＝0.9ならβ＝10、γ＝0.99な
らβ＝100、γ＝0.999ならβ＝1000である。β*は
１より通常小さいから、βの値はさらに減少す
る。βは少なくとも10以上は必要である。望まし
くは、100以上、より望ましくは1000以上である
ことが必要である。βが大きくなればなる程、ト
ランジスタの駆動が容易になり、駆動電力が小さ
くて済む。βが非常に大きくなつた状態では、ベ
ース容量を充放電するための電力が要求されるだ
けである。式(11)の分母右辺第２項が、0.1、0.01、
0.001等より小さくなれば、γは略々0.9、0.99、
0.999以上になるわけである。 εg1−εg2＞KTlnDpe／Dob・NAe／ND1・Wb／Lpe・η（1
5） とすれば、γは γ＞１／１＋η （16） となるわけである。勿論、コレクタ領域をもエミ
ツタ領域と同様に禁制帯幅の広い材料を用いれ
ば、特にベース・コレクタ間が順方向バイアスと
なる飽和動作時において、ホール注入に対する障
壁高さを大きくすることができ、ベース・コレク
タ間の拡散容量の増大がおさえられる。 これまで述べてきたように、エミツタ・ベース
の不純物密度を高くした方が、熱電子放出を効率
よく行なわせるには有利である。しかし、エミツ
タ・ベース間の接合容量が増大するという欠点も
生じる。したがつて、熱電子放出に十分な程度の
電位勾配幅であれば、接合容量を小さくするため
には、この幅は小さすぎない方がよい。 第３図に、エミツタベース接合近傍の電位分布
を示す。エミツタ・ベース接合位置ｘ＝−Weeか
ら熱速度VTでｘ方向に走行する電子は、ｘ＝０
に向うにつれて減速される。ｘ＝−Weeとｘ＝０
の間における電子速度Ｖ（ｘ）は、 Ｖ（ｘ）＝｛VT 2−2gV（ｘ）／me *｝1/2………（17
） で与えられる。me *は電子の実効質量である。散
乱を受けずに走行するわけであるから、電位が高
くなつた分だけ電子速度は減速されるわけであ
る。障壁電位Vbic−Vbeを越えてベース領域に熱
電子放出で注入される電流値は近似的に、 Ｊ＝qNc（me *／2πkT）3/2∫∞ -∞∫∞ -∞∫∞ Vpx VxdVxdVydVz／１＋ｅ（me*（Vx2＋Vy2＋Vx2）／2KT） ＝4πqme *K2T2／h3 ∞ 〓n=1 （−１）n+1／n2 ・exp｛−nq（Vbic−Vbe）／KT｝………（18） ただし、Vpxは電位障壁を越える最小速度であ
り、 １／２me *V px 2＝ｑ（Vbic−Vbe） ………（19） Nc＝２（2πme*KT／h2）1/2 ………（20） ｈはプランクの定数である。ｑ（Vbic−Voe）≫
KTの場合には、式（18）は近似的に Ｊ＝4πqme *K2T2／h3exp｛−ｑ（Vbic−Vbe）／KT｝ ………（21） となる。エミツタ領域において高速の熱速度をも
つ電子が散乱を受けずにベースに流れ込むことに
よる電流であるから、式（21）で与えられる電流
密度はきわめて大きい。式(7)で与えられる電流密
度より数桁大きな電流密度になるわけである。す
なわち、本発明のトランジスタのキヤリア注入に
伴なう電流密度はきわめて大きく、十分に大きな
電流を流せる能力を有しているわけである。 ベース領域に熱電子放出的に注入されたキヤリ
アは、ベース領域自体は通常平均自由行程より厚
いから、式（17）で与えられる速度でベース領域
を走行するわけではなく、複数回の散乱を受ける
ことになつてドリフト走行、拡散走行をすること
になる。不均一不純物密度ベース領域の電界強度
は、式(9)で近似的に与えられる。室温動作時を考
えて、電界強度Ｅを、Wb及びNAeb／NAbcに対し
て求め表３に示する。
流到達率αは、 α＝γβ* ………(12) で与えられる。β*は均一ベースの場合には近似
的に β*＝SechWb／Lob （13） で与えられる。一方電流利得βは β＝α／１−α＝γβ*／１−γβ* （14） である。βは大きい程望ましい。たとえばβ*＝
１とした場合、γ＝0.9ならβ＝10、γ＝0.99な
らβ＝100、γ＝0.999ならβ＝1000である。β*は
１より通常小さいから、βの値はさらに減少す
る。βは少なくとも10以上は必要である。望まし
くは、100以上、より望ましくは1000以上である
ことが必要である。βが大きくなればなる程、ト
ランジスタの駆動が容易になり、駆動電力が小さ
くて済む。βが非常に大きくなつた状態では、ベ
ース容量を充放電するための電力が要求されるだ
けである。式(11)の分母右辺第２項が、0.1、0.01、
0.001等より小さくなれば、γは略々0.9、0.99、
0.999以上になるわけである。 εg1−εg2＞KTlnDpe／Dob・NAe／ND1・Wb／Lpe・η（1
5） とすれば、γは γ＞１／１＋η （16） となるわけである。勿論、コレクタ領域をもエミ
ツタ領域と同様に禁制帯幅の広い材料を用いれ
ば、特にベース・コレクタ間が順方向バイアスと
なる飽和動作時において、ホール注入に対する障
壁高さを大きくすることができ、ベース・コレク
タ間の拡散容量の増大がおさえられる。 これまで述べてきたように、エミツタ・ベース
の不純物密度を高くした方が、熱電子放出を効率
よく行なわせるには有利である。しかし、エミツ
タ・ベース間の接合容量が増大するという欠点も
生じる。したがつて、熱電子放出に十分な程度の
電位勾配幅であれば、接合容量を小さくするため
には、この幅は小さすぎない方がよい。 第３図に、エミツタベース接合近傍の電位分布
を示す。エミツタ・ベース接合位置ｘ＝−Weeか
ら熱速度VTでｘ方向に走行する電子は、ｘ＝０
に向うにつれて減速される。ｘ＝−Weeとｘ＝０
の間における電子速度Ｖ（ｘ）は、 Ｖ（ｘ）＝｛VT 2−2gV（ｘ）／me *｝1/2………（17
） で与えられる。me *は電子の実効質量である。散
乱を受けずに走行するわけであるから、電位が高
くなつた分だけ電子速度は減速されるわけであ
る。障壁電位Vbic−Vbeを越えてベース領域に熱
電子放出で注入される電流値は近似的に、 Ｊ＝qNc（me *／2πkT）3/2∫∞ -∞∫∞ -∞∫∞ Vpx VxdVxdVydVz／１＋ｅ（me*（Vx2＋Vy2＋Vx2）／2KT） ＝4πqme *K2T2／h3 ∞ 〓n=1 （−１）n+1／n2 ・exp｛−nq（Vbic−Vbe）／KT｝………（18） ただし、Vpxは電位障壁を越える最小速度であ
り、 １／２me *V px 2＝ｑ（Vbic−Vbe） ………（19） Nc＝２（2πme*KT／h2）1/2 ………（20） ｈはプランクの定数である。ｑ（Vbic−Voe）≫
KTの場合には、式（18）は近似的に Ｊ＝4πqme *K2T2／h3exp｛−ｑ（Vbic−Vbe）／KT｝ ………（21） となる。エミツタ領域において高速の熱速度をも
つ電子が散乱を受けずにベースに流れ込むことに
よる電流であるから、式（21）で与えられる電流
密度はきわめて大きい。式(7)で与えられる電流密
度より数桁大きな電流密度になるわけである。す
なわち、本発明のトランジスタのキヤリア注入に
伴なう電流密度はきわめて大きく、十分に大きな
電流を流せる能力を有しているわけである。 ベース領域に熱電子放出的に注入されたキヤリ
アは、ベース領域自体は通常平均自由行程より厚
いから、式（17）で与えられる速度でベース領域
を走行するわけではなく、複数回の散乱を受ける
ことになつてドリフト走行、拡散走行をすること
になる。不均一不純物密度ベース領域の電界強度
は、式(9)で近似的に与えられる。室温動作時を考
えて、電界強度Ｅを、Wb及びNAeb／NAbcに対し
て求め表３に示する。
【表】
Siであれば、電界強度が１〜1.5×104V／cm以
上になれば電子速度は飽和する。したがつて、こ
の程度以上の電界が生じていれば十分である。
GaAs中の電子であれば、1.5kv／cm以上の電界
強度では電子速度は飽和速度に到達している。 つぎに、第２図の高抵抗領域２３の不純物密度
及び厚さについて考えることにする。本発明のト
ランジスタにおいては、エミツタから熱電子放出
によりキヤリアがベース領域に注入される。した
がつて、もしベース領域からコレクタ領域に達す
る領域に電流を制限する要因がなければ、きわめ
て大きな電流密度が流れるわけである。高抵抗領
域２３の不純物密度と厚さは、この制限要因に関
連する。空間電荷抵抗について述べる。空間電荷
qNが長さl′にわたつて存在するときの空間電荷
電圧Vspは、 Vsp＝qNl′2／2ε （22） で与えられる。Ｎとl′に対するVspの値を表４に
示す。 当然のことながら、Ｎやl′が大きくなると、
Vspは増加する。トランジスタとしては、できる
だけ小さな導通時の電圧で、できるだけ大きな電
流が流せることが望ましい。そのためにはVspは
Siでは少なくとも2V以内、GaAsでは2.5V以内に
することが望ましい。l′を大きくするとVspは急
激に大きくなつて、小さな導通時の電圧で大きな
キヤリア密度の流れを作ることはできない。
上になれば電子速度は飽和する。したがつて、こ
の程度以上の電界が生じていれば十分である。
GaAs中の電子であれば、1.5kv／cm以上の電界
強度では電子速度は飽和速度に到達している。 つぎに、第２図の高抵抗領域２３の不純物密度
及び厚さについて考えることにする。本発明のト
ランジスタにおいては、エミツタから熱電子放出
によりキヤリアがベース領域に注入される。した
がつて、もしベース領域からコレクタ領域に達す
る領域に電流を制限する要因がなければ、きわめ
て大きな電流密度が流れるわけである。高抵抗領
域２３の不純物密度と厚さは、この制限要因に関
連する。空間電荷抵抗について述べる。空間電荷
qNが長さl′にわたつて存在するときの空間電荷
電圧Vspは、 Vsp＝qNl′2／2ε （22） で与えられる。Ｎとl′に対するVspの値を表４に
示す。 当然のことながら、Ｎやl′が大きくなると、
Vspは増加する。トランジスタとしては、できる
だけ小さな導通時の電圧で、できるだけ大きな電
流が流せることが望ましい。そのためにはVspは
Siでは少なくとも2V以内、GaAsでは2.5V以内に
することが望ましい。l′を大きくするとVspは急
激に大きくなつて、小さな導通時の電圧で大きな
キヤリア密度の流れを作ることはできない。
【表】
たとえば、高抵抗領域両端に略々Vbicが加わつ
ているとすると、SiではVbicは1.1ev程度、GaAs
では1.4乃至1.5V程度であるから、l′＝0.1〜0.5μ
ｍ程度を考えている場合には、高抵抗領域に現わ
れる電界強度は少なくとも２×104v／cmを越えて
いる。キヤリアは飽和速度Vsで走行することに
なる。空乏化した高抵抗領域に流れ込むキヤリア
密度nfとすると、電流密度Ｊは略々 Ｊ＝qnfVs （23） で与えられる。通常、Vsは１×107cm／sec程度の
値であるから、nf＝１×1016、３×1016、１×
1017、３×1017cm-3に対してＪ＝1.6×104A／cm2、
4.8×104A／cm2、1.6×105A／cm2、4.8×105A／cm2
となる。本発明の熱電子放射トランジスタ
（TET）を実効的に有効にするには、 電流密度が１×105A／cm2程度もしくはそれ以上
であることが望ましい。もちろん、それ以下でも
意味はある。Ｊを１×105A／cm2以上にしようと
すると6.25×1016cm-3以上のキヤリアが流れてい
なければならない。一方、高抵抗領域２３は、拡
散電位だけで空乏層になることが望ましい。式
（22）でVspをVbicとすれば、Ｎ、l′の関係が求ま
る。注入されるキヤリアがＮより大きくなると空
間電荷電圧が発生するようになる。したがつて注
入キヤリア密度ｎとすると、注入キヤリアによる
空間電荷電圧はｑ（ｎ−Ｎ）l′2／2εで与えられる。
したがつてこの値を小さくするには、Ｎの値は、
空乏層が低電圧で得られるかぎり、Ｎは大きい方
が望ましい。すなわち、Ｎを大きくしてl′を小さ
くして行くということである。しかし、Ｎをあま
り大きくしすぎるとベース・コレクタ間の耐圧が
小さくなつてしまう。たとえば、one−
sidedabrupt近似ではあるが、ベース・コレクタ
間耐圧が10VになるときのＮは、Siで1.3×1017cm
-3、GaAsで2.2×1017cm-3である。耐圧5Vでは、
Siで５×1017cm-3、GaAsで８×1017cm-3となる。
もつともこの程度の不純物密度になるとトンネル
による逆方向導通現象も顕著になつてくる。した
がつてベース・コレクタ間にあまり大きな電圧を
かけることはできなくなる。せいぜい数Ｖ程度の
電圧になるわけである。しかし、集積回路には十
分使える範囲である。 本発明の熱電子放出トランジスタ（Thermi
onic Emission Transistor：TET）は、エミツ
タからベースへのキヤリア注入及びベース領域内
のキヤリア供給は十分で、ベースコレクタ間の空
間電荷効果で電流が制限されている。したがつ
て、非常に大きな電流密度での動作を行なわせる
場合には、この高抵抗領域の不純物密度は、耐圧
などが許すかぎり高い程望ましく、かつその距離
も短い程よい。すなわち、殆んどベース領域とコ
レクタ領域が直接隣接しているような構造になる
わけである。このようにすると、ベースコレクタ
間接合容量が大きくなるという欠点は存在する
が、接合容量の増加は高抵抗領域の厚さl′に逆比
例して増加するのに対し、電流密度の増加ははる
かに急峻であつて、接合容量増加の不利を十分補
う。また、ベースコレクタ間をある程度深く順方
向にバイアスする飽和型動作の場合には、ベース
コレクタ間の容量は、接合容量より拡散容量が支
配的になる。高抵抗領域が介在する構造より、高
不純物密度領域が直接隣接している構造の方が拡
散容量は小さい。したがつて、ベース・コレクタ
間をある程度順方向バイアスして動作させる場合
には、容量の点から見ても高抵抗領域は狭い程有
利である。また、ベース・コレクタ間の空間電荷
効果が電流電圧特性を支配するような電流領域で
は、コレクタ電圧を増加すると、電流は次第に増
加する電流電圧特性を示すことになる。 第４図乃至第７図に本発明のトランジスタ
（TET）の断面構造を示す。第４図及び第５図は
個別トランジスタの例であり、第６図及び第７図
はプレーナ構造のトランジスタの例である。 第４図でｎ領域３１はコレクタ領域、ｎ領域３
２は比較的高抵抗な領域、p+領域３３はベース
領域、n+領域３４はエミツタ領域、p+領域３５
はベース取り出し領域である。３１′，３４′，３
５′はそれぞれコレクタ電極、エミツタ電極、ベ
ース電極である。３６は絶縁層である。p+領域
３３、ｎ領域３２、n+領域３４の不純物密度や
厚さは、前述した事を考慮しながら設計する。た
とえば、p+領域３３のエミツタ側不純物密度は、
略々３×1018cm-3以上、その厚さは、数100Åか
ら数1000Åである。ｎ領域３２の不純物密度は１
×1016〜１×1018cm-3の範囲にして、その厚さは、
1μｍ程度以下とする。もちろん耐圧を向上させ
たいときにはもつと大きくしてもよい。n+領域
３１の不純物密度は１×1018cm-3以上である。エ
ミツタ・ベース電極間隔は、ベース領域の不純物
密度及び厚さとの関連で、ベース抵抗が大きくな
り過ぎて周波数特性を劣化させないように選定す
る。p+領域３５は、Siで構成した場合であれば、
ポリシリコンで形成する。n+エミツタ領域は、
ベース領域の禁制帯幅より、少なくとも0.1eV禁
制帯幅の大きい材料で作られる。たとえば、Siに
対してであれば、ｎ領域３４はSIPOS（Semi−In
Sulating Poly Crystaline Silicon）に燐（ｐ）
等を添加した材料で形成される。たとえば、Si
（55.4％）、Ｏ（44％）、Ｐ（0.6％）で形成された
SIPOSの禁制帯幅は、1.5eV程度であり、Siより
0.4eV禁制帯幅は大きい。すなわち、注入効率を
まつたく考慮せずにベース領域の不純物密度を増
加させることができる。 第５図の構造は、ベース領域に直接金属電極が
設けられている以外は、第４図の構造と同じであ
る。領域３１，３２，３３がたとえばGaAsであ
れば、n+エミツタ領域３４はGa1-xAlxAsで作れ
ばよい。Alの含有量を増加させれば、禁制帯幅
は次第に広くなる。ｘが0.35で、禁制帯幅1.9eV
程度になり、GaAsの禁制帯幅より0.45eV程度大
きい。本発明のトランジスタを実現するには、ｘ
は0.1〜0.2程度で十分である。n+エミツタ領域３
４と金属電極の接触抵抗が大きくなつて動作に支
障をきたすようであれば、金属電極に接する部分
だけn+GaAsにすればよい。絶縁層３６は、Siで
あればSiO2、Si3N4、Al2O3、AlNもしくはこれ
らの複合膜でもよいし、あるいは半絶縁性の
SIPOSでもよい。また、GaAsであれば、
Si3N4Al2O3、GaOxNyあるいはこれらの複合膜で
ある。 第４図、第５図で、p+ベース領域は、非常に
薄くして平均自由行程と略々同じ程度にできれば
不純物密度は均一でもよいが、通常はそれより厚
いので、不純物密度に勾配を設け、電界により注
入されてきたキヤリアを加速する構造になされて
いる。通常NAeb／NAbcは３以上になされている。
NAeb／NAbcが大きくなれば電界強度は増加する。 GaAsの伝導帯端は、運動量空間でブリエアン
ゾーンの中心すなわち（000）に存在し、しかも
伝導帯端のエネルギーと波数の関係は等方的であ
る。したがつて、GaAsでは結晶軸方向を選ぶこ
とに特別の意味は存在しない。Siでは（100）、
（１00）、（010）、（０１０）、（001）、（00１）方
向
に楕円体の伝導帯端が存在している。楕円体の短
軸方向の有効質量は0.12mp、長軸方向の有効質量
は0.97mp程度である。mpは電子の質量である。
したがつて、同一温度で決まる熱速度を持つてい
る場合でも、有効質量の小さい方向の熱速度が大
きくなる。当然短軸方向での電子の平均自由行程
は長くなる。上記６つの方向について考えると４
つのバレーは短軸方向になり、２つのバレーは長
軸方向を向くことになる。電子はこの６つのバレ
ーに等分に存在するから、全体の電子のうち2/3
の熱速度が速く、1/3は熱速度が遅いことになる。
本発明のトランジスタにおいては、エミツタから
電位障壁の位置までをできるだけ短くして、平均
自由行程と略々同程度もしくは短くすることが重
要であるから、上記６つの方向、代表して略々
（100）方向にエミツタ、ベース、コレクタを構成
すると有効である。 第６図はプレーナ型TETである。ｐ基板４１
上に、埋込みn+領域４２が設けられコレクタ領
域となされている。ｎ領域４３は比較的高抵抗な
領域、p+領域４４はベース領域、n+領域４５は
エミツタ領域、p+領域４６はベース取り出し領
域である。４２′，４５′，４６′はコレクタ電極、
エミツタ電極、ベース電極である。４７は絶縁層
である。各領域の厚さ、不純物密度などは、第４
図、第５図の例に準じて決定する。n+コレクタ
領域４２の抵抗は大きくなり易いので、不純物密
度はできるだけ高くする。通常５×1018cm-3程度
以上である。ｐ基板４１の不純物密度は、コレク
タ基板間の容量を小さくするためには、低い程望
ましい。しかし、あまり低くすると高速動作時に
抵抗として損失の原因になる。したがつて、第７
図のように、基板４１をp+領域として、n+コレ
クタ領域との間に高抵抗p-領域もしくは実質的
な真性領域４８を設ける。この領域の厚さ及び不
純物密度は、次のように選定する。p+基板４１
は通常エミツタと同電位に保たれることが多い。
コレクタには、正電圧が印加されるから、基板と
コレクタ領域間は逆バイアスされる。したがつ
て、このバイアス印加時に領域４８がほぼもしく
は完全に空乏層になるように厚さ及び不純物密度
をきめる。当然この厚さが厚い程、コレクタ基板
間容量は小さくなつて動作速度を向上させる。本
発明のトランジスタは、きわめて速い速度で動作
するから、このコレクタ領域、基板間に高抵抗領
域を介在させる構造は、非常に有効である。もち
ろん、あまり厚くし過ぎて、隣接するトランジス
タのコレクタ領域間でパンチングスルー電流が流
れるようでは、問題にならない。 本発明のトランジスタ（TET）は、微小な面
積にきわめて大きな電流を流せることから、変換
コンダクタンスgmが大きく、しかも、電流利得
も大きいから、集積回路にきわめて適している。
すなわち、駆動に要する電力が小さく、次段や負
荷の駆動能力が大きいからフアンアウト数を多数
取れしかも動作速度はきわめて速い。飽和動作時
のコレクタベース間拡散容量の増大を抑えるに
は、コレクタ領域をもエミツタ領域同様禁制帯幅
の広い領域にすればよい。ベースが不均一不純物
分布になつているときにはとくに有効である。 本発明のトランジスタが、バイポーラ集積回路
のすべての回路形式に適用できることはいうまで
もない。TTL（Transistor Transistor Logic）、
ECL（Emitter Coupled Logic）、ISL（Integrated
Schottky Logic）、STL（Schottky Transistor
Logic）等である。 本発明の熱電子放射トランジスタ（TET）を
これら回路構成のスイツチングを行う駆動用トラ
ンジスタとして使用するわけである。熱電子放射
トランジスタのコレクタには、少なくとも１個の
抵抗もしくはトランジスタが負荷として接続され
ている。 第８図に本発明のトランジスタ（TET）によ
り構成したSTLの断面構造を示す。１入力２出
力の例である。p+基板５１と高抵抗p-もしくは
ｉ層５８を介して設けられたn+埋込みコレクタ
領域５２、p+ベース領域５４、n+エミツタ領域
５５、p+ベース取り出し領域５６、ｎ領域５３
及び５５′，５６′はそれぞれエミツタ電極及びベ
ース電極である。５９はベース、コレクタ間に設
けられたシヨツトキダイオード、６０−１，６０
−２はそれぞれシヨツトキ接合であり、出力端子
になつている。５７，６１は絶縁領域である。当
然のことながら、n+エミツタ領域５５の禁制帯
幅はp+ベース領域５４より広くなされていて、
熱電子放出電子注入トランジスタ（TET）にな
つている。この例では、基板をp+領域とn+コレ
クタ領域の間に高抵抗領域５８が設けられた構造
になつている。しかし、必ずしもこうする必要は
なく、高抵抗ｐ基板を用いてもよい。 第９図が第８図の構成のSTLの回路構成にな
つている。論理振幅は、シヨツトキダイオードの
順方向降下電圧Vf及びVf′の差（Vf−Vf′）にな
る。したがつて、STL構成では、ベースコレク
タ間がVfだけ順方向にバイアスされるから、ベ
ースコレクタ間の拡散容量を大きくしないように
p+ベース領域５４とn+コレクタ領域５２が直接
隣接した構造が、第８図には示されている。
Vf′が小さくかつVfがある程度小さければ、ベー
スコレクタ内の拡散容量はあまり大きくならない
から、その場合には、接合容量を減少させるため
に、ベースコレクタ間に比較的高抵抗な領域を設
けることも有効である。 本発明のトランジスタが、ここで述べた構造に
限定されないことはもちろんである。導電型をま
つたく反転したものでもよいことはいうまでもな
い。要するに、エミツタ領域に少なくともベース
領域よりは、0.1eV程度以上禁制帯幅の大きい材
料を用い、かつベース領域のエミツタ端の不純物
密度を、たとえば３×1018cm-3より大きくして、
エミツタ領域のキヤリアが、熱電子放出で電位障
壁を越え、ベースに注入される構造であればよい
わけである。同時に、ベース領域に注入されたキ
ヤリアが殆んど飽和速度で流れるようにベース領
域に電界を生じさせる不均一不純物密度構造にな
つていれば、なお望ましいわけである。もし、ベ
ースコレクタ間に高抵抗領域を設けるときは、こ
の領域での空間電荷効果により電流電圧特性が支
配されないように、この領域の不純物密度をある
程度以上高くすることが要求される。また、この
領域が、わずかなコレクタ電圧で空乏化するよう
に、この領域の厚さはある程度以下にうすくなる
ように設計される。エミツタからコレクタまでの
距離が短くなれば、キヤリアの走行時間による上
限周波数は高くなり、しかも電流は流れ易くなり
本発明のトランジスタが有効に動作するわけであ
る。 本発明のトランジスタは、従来公知の製造技術
により製造できる。
ているとすると、SiではVbicは1.1ev程度、GaAs
では1.4乃至1.5V程度であるから、l′＝0.1〜0.5μ
ｍ程度を考えている場合には、高抵抗領域に現わ
れる電界強度は少なくとも２×104v／cmを越えて
いる。キヤリアは飽和速度Vsで走行することに
なる。空乏化した高抵抗領域に流れ込むキヤリア
密度nfとすると、電流密度Ｊは略々 Ｊ＝qnfVs （23） で与えられる。通常、Vsは１×107cm／sec程度の
値であるから、nf＝１×1016、３×1016、１×
1017、３×1017cm-3に対してＪ＝1.6×104A／cm2、
4.8×104A／cm2、1.6×105A／cm2、4.8×105A／cm2
となる。本発明の熱電子放射トランジスタ
（TET）を実効的に有効にするには、 電流密度が１×105A／cm2程度もしくはそれ以上
であることが望ましい。もちろん、それ以下でも
意味はある。Ｊを１×105A／cm2以上にしようと
すると6.25×1016cm-3以上のキヤリアが流れてい
なければならない。一方、高抵抗領域２３は、拡
散電位だけで空乏層になることが望ましい。式
（22）でVspをVbicとすれば、Ｎ、l′の関係が求ま
る。注入されるキヤリアがＮより大きくなると空
間電荷電圧が発生するようになる。したがつて注
入キヤリア密度ｎとすると、注入キヤリアによる
空間電荷電圧はｑ（ｎ−Ｎ）l′2／2εで与えられる。
したがつてこの値を小さくするには、Ｎの値は、
空乏層が低電圧で得られるかぎり、Ｎは大きい方
が望ましい。すなわち、Ｎを大きくしてl′を小さ
くして行くということである。しかし、Ｎをあま
り大きくしすぎるとベース・コレクタ間の耐圧が
小さくなつてしまう。たとえば、one−
sidedabrupt近似ではあるが、ベース・コレクタ
間耐圧が10VになるときのＮは、Siで1.3×1017cm
-3、GaAsで2.2×1017cm-3である。耐圧5Vでは、
Siで５×1017cm-3、GaAsで８×1017cm-3となる。
もつともこの程度の不純物密度になるとトンネル
による逆方向導通現象も顕著になつてくる。した
がつてベース・コレクタ間にあまり大きな電圧を
かけることはできなくなる。せいぜい数Ｖ程度の
電圧になるわけである。しかし、集積回路には十
分使える範囲である。 本発明の熱電子放出トランジスタ（Thermi
onic Emission Transistor：TET）は、エミツ
タからベースへのキヤリア注入及びベース領域内
のキヤリア供給は十分で、ベースコレクタ間の空
間電荷効果で電流が制限されている。したがつ
て、非常に大きな電流密度での動作を行なわせる
場合には、この高抵抗領域の不純物密度は、耐圧
などが許すかぎり高い程望ましく、かつその距離
も短い程よい。すなわち、殆んどベース領域とコ
レクタ領域が直接隣接しているような構造になる
わけである。このようにすると、ベースコレクタ
間接合容量が大きくなるという欠点は存在する
が、接合容量の増加は高抵抗領域の厚さl′に逆比
例して増加するのに対し、電流密度の増加ははる
かに急峻であつて、接合容量増加の不利を十分補
う。また、ベースコレクタ間をある程度深く順方
向にバイアスする飽和型動作の場合には、ベース
コレクタ間の容量は、接合容量より拡散容量が支
配的になる。高抵抗領域が介在する構造より、高
不純物密度領域が直接隣接している構造の方が拡
散容量は小さい。したがつて、ベース・コレクタ
間をある程度順方向バイアスして動作させる場合
には、容量の点から見ても高抵抗領域は狭い程有
利である。また、ベース・コレクタ間の空間電荷
効果が電流電圧特性を支配するような電流領域で
は、コレクタ電圧を増加すると、電流は次第に増
加する電流電圧特性を示すことになる。 第４図乃至第７図に本発明のトランジスタ
（TET）の断面構造を示す。第４図及び第５図は
個別トランジスタの例であり、第６図及び第７図
はプレーナ構造のトランジスタの例である。 第４図でｎ領域３１はコレクタ領域、ｎ領域３
２は比較的高抵抗な領域、p+領域３３はベース
領域、n+領域３４はエミツタ領域、p+領域３５
はベース取り出し領域である。３１′，３４′，３
５′はそれぞれコレクタ電極、エミツタ電極、ベ
ース電極である。３６は絶縁層である。p+領域
３３、ｎ領域３２、n+領域３４の不純物密度や
厚さは、前述した事を考慮しながら設計する。た
とえば、p+領域３３のエミツタ側不純物密度は、
略々３×1018cm-3以上、その厚さは、数100Åか
ら数1000Åである。ｎ領域３２の不純物密度は１
×1016〜１×1018cm-3の範囲にして、その厚さは、
1μｍ程度以下とする。もちろん耐圧を向上させ
たいときにはもつと大きくしてもよい。n+領域
３１の不純物密度は１×1018cm-3以上である。エ
ミツタ・ベース電極間隔は、ベース領域の不純物
密度及び厚さとの関連で、ベース抵抗が大きくな
り過ぎて周波数特性を劣化させないように選定す
る。p+領域３５は、Siで構成した場合であれば、
ポリシリコンで形成する。n+エミツタ領域は、
ベース領域の禁制帯幅より、少なくとも0.1eV禁
制帯幅の大きい材料で作られる。たとえば、Siに
対してであれば、ｎ領域３４はSIPOS（Semi−In
Sulating Poly Crystaline Silicon）に燐（ｐ）
等を添加した材料で形成される。たとえば、Si
（55.4％）、Ｏ（44％）、Ｐ（0.6％）で形成された
SIPOSの禁制帯幅は、1.5eV程度であり、Siより
0.4eV禁制帯幅は大きい。すなわち、注入効率を
まつたく考慮せずにベース領域の不純物密度を増
加させることができる。 第５図の構造は、ベース領域に直接金属電極が
設けられている以外は、第４図の構造と同じであ
る。領域３１，３２，３３がたとえばGaAsであ
れば、n+エミツタ領域３４はGa1-xAlxAsで作れ
ばよい。Alの含有量を増加させれば、禁制帯幅
は次第に広くなる。ｘが0.35で、禁制帯幅1.9eV
程度になり、GaAsの禁制帯幅より0.45eV程度大
きい。本発明のトランジスタを実現するには、ｘ
は0.1〜0.2程度で十分である。n+エミツタ領域３
４と金属電極の接触抵抗が大きくなつて動作に支
障をきたすようであれば、金属電極に接する部分
だけn+GaAsにすればよい。絶縁層３６は、Siで
あればSiO2、Si3N4、Al2O3、AlNもしくはこれ
らの複合膜でもよいし、あるいは半絶縁性の
SIPOSでもよい。また、GaAsであれば、
Si3N4Al2O3、GaOxNyあるいはこれらの複合膜で
ある。 第４図、第５図で、p+ベース領域は、非常に
薄くして平均自由行程と略々同じ程度にできれば
不純物密度は均一でもよいが、通常はそれより厚
いので、不純物密度に勾配を設け、電界により注
入されてきたキヤリアを加速する構造になされて
いる。通常NAeb／NAbcは３以上になされている。
NAeb／NAbcが大きくなれば電界強度は増加する。 GaAsの伝導帯端は、運動量空間でブリエアン
ゾーンの中心すなわち（000）に存在し、しかも
伝導帯端のエネルギーと波数の関係は等方的であ
る。したがつて、GaAsでは結晶軸方向を選ぶこ
とに特別の意味は存在しない。Siでは（100）、
（１00）、（010）、（０１０）、（001）、（00１）方
向
に楕円体の伝導帯端が存在している。楕円体の短
軸方向の有効質量は0.12mp、長軸方向の有効質量
は0.97mp程度である。mpは電子の質量である。
したがつて、同一温度で決まる熱速度を持つてい
る場合でも、有効質量の小さい方向の熱速度が大
きくなる。当然短軸方向での電子の平均自由行程
は長くなる。上記６つの方向について考えると４
つのバレーは短軸方向になり、２つのバレーは長
軸方向を向くことになる。電子はこの６つのバレ
ーに等分に存在するから、全体の電子のうち2/3
の熱速度が速く、1/3は熱速度が遅いことになる。
本発明のトランジスタにおいては、エミツタから
電位障壁の位置までをできるだけ短くして、平均
自由行程と略々同程度もしくは短くすることが重
要であるから、上記６つの方向、代表して略々
（100）方向にエミツタ、ベース、コレクタを構成
すると有効である。 第６図はプレーナ型TETである。ｐ基板４１
上に、埋込みn+領域４２が設けられコレクタ領
域となされている。ｎ領域４３は比較的高抵抗な
領域、p+領域４４はベース領域、n+領域４５は
エミツタ領域、p+領域４６はベース取り出し領
域である。４２′，４５′，４６′はコレクタ電極、
エミツタ電極、ベース電極である。４７は絶縁層
である。各領域の厚さ、不純物密度などは、第４
図、第５図の例に準じて決定する。n+コレクタ
領域４２の抵抗は大きくなり易いので、不純物密
度はできるだけ高くする。通常５×1018cm-3程度
以上である。ｐ基板４１の不純物密度は、コレク
タ基板間の容量を小さくするためには、低い程望
ましい。しかし、あまり低くすると高速動作時に
抵抗として損失の原因になる。したがつて、第７
図のように、基板４１をp+領域として、n+コレ
クタ領域との間に高抵抗p-領域もしくは実質的
な真性領域４８を設ける。この領域の厚さ及び不
純物密度は、次のように選定する。p+基板４１
は通常エミツタと同電位に保たれることが多い。
コレクタには、正電圧が印加されるから、基板と
コレクタ領域間は逆バイアスされる。したがつ
て、このバイアス印加時に領域４８がほぼもしく
は完全に空乏層になるように厚さ及び不純物密度
をきめる。当然この厚さが厚い程、コレクタ基板
間容量は小さくなつて動作速度を向上させる。本
発明のトランジスタは、きわめて速い速度で動作
するから、このコレクタ領域、基板間に高抵抗領
域を介在させる構造は、非常に有効である。もち
ろん、あまり厚くし過ぎて、隣接するトランジス
タのコレクタ領域間でパンチングスルー電流が流
れるようでは、問題にならない。 本発明のトランジスタ（TET）は、微小な面
積にきわめて大きな電流を流せることから、変換
コンダクタンスgmが大きく、しかも、電流利得
も大きいから、集積回路にきわめて適している。
すなわち、駆動に要する電力が小さく、次段や負
荷の駆動能力が大きいからフアンアウト数を多数
取れしかも動作速度はきわめて速い。飽和動作時
のコレクタベース間拡散容量の増大を抑えるに
は、コレクタ領域をもエミツタ領域同様禁制帯幅
の広い領域にすればよい。ベースが不均一不純物
分布になつているときにはとくに有効である。 本発明のトランジスタが、バイポーラ集積回路
のすべての回路形式に適用できることはいうまで
もない。TTL（Transistor Transistor Logic）、
ECL（Emitter Coupled Logic）、ISL（Integrated
Schottky Logic）、STL（Schottky Transistor
Logic）等である。 本発明の熱電子放射トランジスタ（TET）を
これら回路構成のスイツチングを行う駆動用トラ
ンジスタとして使用するわけである。熱電子放射
トランジスタのコレクタには、少なくとも１個の
抵抗もしくはトランジスタが負荷として接続され
ている。 第８図に本発明のトランジスタ（TET）によ
り構成したSTLの断面構造を示す。１入力２出
力の例である。p+基板５１と高抵抗p-もしくは
ｉ層５８を介して設けられたn+埋込みコレクタ
領域５２、p+ベース領域５４、n+エミツタ領域
５５、p+ベース取り出し領域５６、ｎ領域５３
及び５５′，５６′はそれぞれエミツタ電極及びベ
ース電極である。５９はベース、コレクタ間に設
けられたシヨツトキダイオード、６０−１，６０
−２はそれぞれシヨツトキ接合であり、出力端子
になつている。５７，６１は絶縁領域である。当
然のことながら、n+エミツタ領域５５の禁制帯
幅はp+ベース領域５４より広くなされていて、
熱電子放出電子注入トランジスタ（TET）にな
つている。この例では、基板をp+領域とn+コレ
クタ領域の間に高抵抗領域５８が設けられた構造
になつている。しかし、必ずしもこうする必要は
なく、高抵抗ｐ基板を用いてもよい。 第９図が第８図の構成のSTLの回路構成にな
つている。論理振幅は、シヨツトキダイオードの
順方向降下電圧Vf及びVf′の差（Vf−Vf′）にな
る。したがつて、STL構成では、ベースコレク
タ間がVfだけ順方向にバイアスされるから、ベ
ースコレクタ間の拡散容量を大きくしないように
p+ベース領域５４とn+コレクタ領域５２が直接
隣接した構造が、第８図には示されている。
Vf′が小さくかつVfがある程度小さければ、ベー
スコレクタ内の拡散容量はあまり大きくならない
から、その場合には、接合容量を減少させるため
に、ベースコレクタ間に比較的高抵抗な領域を設
けることも有効である。 本発明のトランジスタが、ここで述べた構造に
限定されないことはもちろんである。導電型をま
つたく反転したものでもよいことはいうまでもな
い。要するに、エミツタ領域に少なくともベース
領域よりは、0.1eV程度以上禁制帯幅の大きい材
料を用い、かつベース領域のエミツタ端の不純物
密度を、たとえば３×1018cm-3より大きくして、
エミツタ領域のキヤリアが、熱電子放出で電位障
壁を越え、ベースに注入される構造であればよい
わけである。同時に、ベース領域に注入されたキ
ヤリアが殆んど飽和速度で流れるようにベース領
域に電界を生じさせる不均一不純物密度構造にな
つていれば、なお望ましいわけである。もし、ベ
ースコレクタ間に高抵抗領域を設けるときは、こ
の領域での空間電荷効果により電流電圧特性が支
配されないように、この領域の不純物密度をある
程度以上高くすることが要求される。また、この
領域が、わずかなコレクタ電圧で空乏化するよう
に、この領域の厚さはある程度以下にうすくなる
ように設計される。エミツタからコレクタまでの
距離が短くなれば、キヤリアの走行時間による上
限周波数は高くなり、しかも電流は流れ易くなり
本発明のトランジスタが有効に動作するわけであ
る。 本発明のトランジスタは、従来公知の製造技術
により製造できる。
第１図は従来のバイポーラトランジスタでａは
断面図、ｂはバンドダイアグラム、ｃはバンドダ
イアグラムとベース領域の少数キヤリア分布、第
２図は本発明のトランジスタでａは断面図、ｂは
バンドダイアグラム、（Veb＝０、Vbc＝０）、ｃ
はバンドダイアグラム（Veb≠０、Vbc≠０）、第
３図はエミツタ・ベース接合近傍の伝導帯の電位
分布、第４図乃至第７図は本発明のトランジスタ
の断面構造、第８図は本発明のトランジスタによ
るSTLの断面構造、第９図は第８図の構成の
STLの回路構成である。
断面図、ｂはバンドダイアグラム、ｃはバンドダ
イアグラムとベース領域の少数キヤリア分布、第
２図は本発明のトランジスタでａは断面図、ｂは
バンドダイアグラム、（Veb＝０、Vbc＝０）、ｃ
はバンドダイアグラム（Veb≠０、Vbc≠０）、第
３図はエミツタ・ベース接合近傍の伝導帯の電位
分布、第４図乃至第７図は本発明のトランジスタ
の断面構造、第８図は本発明のトランジスタによ
るSTLの断面構造、第９図は第８図の構成の
STLの回路構成である。
Claims (1)
- 【特許請求の範囲】 １ 一導電型高不純物密度領域からなるエミツタ
領域及びコレクタ領域、前記導電型とは反対導電
型高不純物密度領域からなるベース領域を備え、
前記エミツタ領域の少なくともベース領域に隣接
する部分の禁制帯幅が前記ベース領域の禁制帯幅
より広くなされ、かつ前記ベース領域に不純物密
度分布を有する構造において、前記エミツタ及び
前記ベース間の空乏層幅が電子の平均自由行程と
略々等しいかせまくなされ、かつ前記ベース内の
不純物密度分布によるドリフト電界にて電子が飽
和速度で走行すべくなされたことを特徴とする熱
電子放射トランジスタ。 ２ 前記ベース領域と前記コレクタ領域の間に前
記両領域より低い不純物密度を有する前記コレク
タ領域と同導電型の領域を介在させたことを特徴
とする前記特許請求の範囲第１項記載の熱電子放
射トランジスタ。 ３ 前記コレクタ領域の禁制帯幅が前記ベース領
域の禁制帯幅より広くなされたことを特徴とする
前記特許請求の範囲第１項又は第２項記載の熱電
子放射トランジスタ。 ４ 前記エミツタ領域と前記コレクタ領域が半導
体基板の互いに反対側表面に設けられていること
を特徴とする前記特許請求の範囲第１項乃至第３
項のいずれか一項に記載の熱電子放射トランジス
タ。 ５ 前記コレクタ領域が、前記コレクタ領域とは
反対の導電型の半導体基板内に埋め込まれて設け
られた部分を少なくとも含み、前記コレクタ領域
の他の一部分及び前記ベース領域、前記エミツタ
領域が前記半導体基板の同一表面側に設けられた
ことを特徴とする前記特許請求の範囲第１項乃至
第３項のいずれか一項に記載の熱電子放射トラン
ジスタ。 ６ 前記埋め込まれたコレクタ領域と、前記コレ
クタ領域とは反対導電型高不純物密度基板との間
に、同じく反対導電型高抵抗領域が設けられたこ
とを特徴とする前記特許請求の範囲第５項記載の
熱電子放射トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3659980A JPS56133867A (en) | 1980-03-21 | 1980-03-21 | Thermoelectric emission transistor |
| US06/574,648 US4482910A (en) | 1980-03-21 | 1984-01-30 | Heterojunction emitter transistor with saturation drift velocity gradient in base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3659980A JPS56133867A (en) | 1980-03-21 | 1980-03-21 | Thermoelectric emission transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56133867A JPS56133867A (en) | 1981-10-20 |
| JPH0132664B2 true JPH0132664B2 (ja) | 1989-07-10 |
Family
ID=12474248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3659980A Granted JPS56133867A (en) | 1980-03-21 | 1980-03-21 | Thermoelectric emission transistor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4482910A (ja) |
| JP (1) | JPS56133867A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2520157B1 (fr) * | 1982-01-18 | 1985-09-13 | Labo Electronique Physique | Dispositif semi-conducteur du genre transistor a heterojonction(s) |
| US4728616A (en) * | 1982-09-17 | 1988-03-01 | Cornell Research Foundation, Inc. | Ballistic heterojunction bipolar transistor |
| US4672404A (en) * | 1982-09-17 | 1987-06-09 | Cornell Research Foundation, Inc. | Ballistic heterojunction bipolar transistor |
| US4672423A (en) * | 1982-09-30 | 1987-06-09 | International Business Machines Corporation | Voltage controlled resonant transmission semiconductor device |
| US4794440A (en) * | 1983-05-25 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction bipolar transistor |
| JPS60154554A (ja) * | 1984-01-24 | 1985-08-14 | Nec Corp | 相補型絶縁ゲ−ト電界効果半導体装置 |
| US4649405A (en) * | 1984-04-10 | 1987-03-10 | Cornell Research Foundation, Inc. | Electron ballistic injection and extraction for very high efficiency, high frequency transferred electron devices |
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| US4866488A (en) * | 1985-03-29 | 1989-09-12 | Texas Instruments Incorporated | Ballistic transport filter and device |
| US4672414A (en) * | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
| US4771326A (en) * | 1986-07-09 | 1988-09-13 | Texas Instruments Incorporated | Composition double heterojunction transistor |
| US5258624A (en) * | 1988-05-27 | 1993-11-02 | U.S. Philips Corp. | Transferred electron effect device |
| JPH0669222A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5426316A (en) * | 1992-12-21 | 1995-06-20 | International Business Machines Corporation | Triple heterojunction bipolar transistor |
| US7109408B2 (en) * | 1999-03-11 | 2006-09-19 | Eneco, Inc. | Solid state energy converter |
| US6396191B1 (en) * | 1999-03-11 | 2002-05-28 | Eneco, Inc. | Thermal diode for energy conversion |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3780359A (en) * | 1971-12-20 | 1973-12-18 | Ibm | Bipolar transistor with a heterojunction emitter and a method fabricating the same |
| AU7731575A (en) * | 1974-01-18 | 1976-07-15 | Nat Patent Dev Corp | Heterojunction devices |
| JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
| GB1573309A (en) * | 1976-03-24 | 1980-08-20 | Mullard Ltd | Semiconductor devices and their manufacture |
| JPS5337715A (en) * | 1976-09-21 | 1978-04-07 | Asahi Glass Co Ltd | Sealing glass |
| US4266238A (en) * | 1977-03-11 | 1981-05-05 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor device having high-speed operation and integrated circuit using same |
| US4173763A (en) * | 1977-06-09 | 1979-11-06 | International Business Machines Corporation | Heterojunction tunneling base transistor |
| CA1136773A (en) * | 1978-08-14 | 1982-11-30 | Norikazu Ohuchi | Semiconductor device |
| US4286275A (en) * | 1980-02-04 | 1981-08-25 | International Business Machines Corporation | Semiconductor device |
-
1980
- 1980-03-21 JP JP3659980A patent/JPS56133867A/ja active Granted
-
1984
- 1984-01-30 US US06/574,648 patent/US4482910A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56133867A (en) | 1981-10-20 |
| US4482910A (en) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132664B2 (ja) | ||
| CA1213378A (en) | Ballistic heterojunction bipolar transistors | |
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| US4286275A (en) | Semiconductor device | |
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| JPS6352475B2 (ja) | ||
| JPH0135508B2 (ja) | ||
| EP0184827A2 (en) | A high speed and high power transistor | |
| US4728616A (en) | Ballistic heterojunction bipolar transistor | |
| JPS639671B2 (ja) | ||
| US4929997A (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4672404A (en) | Ballistic heterojunction bipolar transistor | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPH05283675A (ja) | サイリスタ | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US6531748B2 (en) | Semiconductor power component with a reduced parasitic bipolar transistor | |
| US4926232A (en) | Resonant-tunneling bipolar transistor | |
| EP0545381B1 (en) | Tunneling transistor | |
| US3283171A (en) | Semiconductor switching device and circuit | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| EP0033496B1 (en) | Three-terminal semiconductor device | |
| JPS6349392B2 (ja) | ||
| JPS6329836B2 (ja) | ||
| US5895931A (en) | Semiconductor device |