JPH0132668B2 - - Google Patents
Info
- Publication number
- JPH0132668B2 JPH0132668B2 JP56146986A JP14698681A JPH0132668B2 JP H0132668 B2 JPH0132668 B2 JP H0132668B2 JP 56146986 A JP56146986 A JP 56146986A JP 14698681 A JP14698681 A JP 14698681A JP H0132668 B2 JPH0132668 B2 JP H0132668B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- area
- epitaxial layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000002585 base Substances 0.000 description 55
- 238000009792 diffusion process Methods 0.000 description 13
- 239000004020 conductor Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012458 free base Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、並列に接続された複数のバイポー
ラ・部分パワートランジスタを備え、半導体基板
上には部分パワートランジスタの各コレクタ領域
を形成するエピタキシヤル層が設けられており、
半導体基板とエピタキシヤル層との間の境界面の
区域には各コレクタのための埋込み層領域を備
え、半導体基板と反対側のエピタキシヤル層の表
面から埋込み層領域内にまで達するコレクタ端子
区域が延びており、エピタキシヤル層内には半導
体基板と反対側に部分パワートランジスタに共通
のベース領域を備え、ベース領域内には部分パワ
ートランジスタに共通のエミツタ領域を備え、各
ベースはともに集積化された直列抵抗が接続され
ている集積バイポーラ・パワートランジスタ装置
に関する。
ラ・部分パワートランジスタを備え、半導体基板
上には部分パワートランジスタの各コレクタ領域
を形成するエピタキシヤル層が設けられており、
半導体基板とエピタキシヤル層との間の境界面の
区域には各コレクタのための埋込み層領域を備
え、半導体基板と反対側のエピタキシヤル層の表
面から埋込み層領域内にまで達するコレクタ端子
区域が延びており、エピタキシヤル層内には半導
体基板と反対側に部分パワートランジスタに共通
のベース領域を備え、ベース領域内には部分パワ
ートランジスタに共通のエミツタ領域を備え、各
ベースはともに集積化された直列抵抗が接続され
ている集積バイポーラ・パワートランジスタ装置
に関する。
バイポーラ・パワートランジスタの動作に際し
てはその動作の確実性と寿命の点でトランジスタ
全域に亘つて一様な電流分布を作ることが重要で
ある。
てはその動作の確実性と寿命の点でトランジスタ
全域に亘つて一様な電流分布を作ることが重要で
ある。
バイポーラ・パワートランジスタではベース・
エミツタ間電圧の負の温度係数に基いて横方向の
熱不安定性が発生する。温度Ｔとベース・エミツ
タ電圧UBEに対するコレクタ電流密度ICの関係は
近似的に次の式で与えられる： IC＝ICO・exp〔（ｑ・UBE−Eg）／kT〕 ICO＝比例係数 ｑ＝電気素量 Eg＝エネルギー帯間隙（シリコンの場合約
1.1eV） ｋ＝ボルツマン定数 トランジスタの一局部をその周囲よりも高い温度
に上げるとベース・エミツタ電圧を一定として上
記の式に基き局部電流密度が上昇する。その結果
コレクタ・ベース間障壁層とコレクタの高抵抗部
分において損失電力としての熱放出が増大しそれ
に基く局部温度上昇によりフイードバツク過程が
開始されるトランジスタ内部で電流絞り込みが起
る。これに基く局部的の熱放出はトランジスタに
回復不能の傷害を引き起しそれを不良品とするこ
とがある。トランジスタにおけるこの種の温度上
昇は適当な電流安定化によつて防がなければなら
ない。
エミツタ間電圧の負の温度係数に基いて横方向の
熱不安定性が発生する。温度Ｔとベース・エミツ
タ電圧UBEに対するコレクタ電流密度ICの関係は
近似的に次の式で与えられる： IC＝ICO・exp〔（ｑ・UBE−Eg）／kT〕 ICO＝比例係数 ｑ＝電気素量 Eg＝エネルギー帯間隙（シリコンの場合約
1.1eV） ｋ＝ボルツマン定数 トランジスタの一局部をその周囲よりも高い温度
に上げるとベース・エミツタ電圧を一定として上
記の式に基き局部電流密度が上昇する。その結果
コレクタ・ベース間障壁層とコレクタの高抵抗部
分において損失電力としての熱放出が増大しそれ
に基く局部温度上昇によりフイードバツク過程が
開始されるトランジスタ内部で電流絞り込みが起
る。これに基く局部的の熱放出はトランジスタに
回復不能の傷害を引き起しそれを不良品とするこ
とがある。トランジスタにおけるこの種の温度上
昇は適当な電流安定化によつて防がなければなら
ない。
文献（IEEE Journal of Solid State
Circuits、SC−13〔３〕、June 78、p.307〜319）
の記載によれば集積パワートランジスタに対して
そのエミツタ領域を複数の区域に分割し、その中
ベース接続端子近くのエミツタとして作用する主
な区域には接触を作らずその代りにいくつかの直
列抵抗として作用するエミツタ領域の区域を通し
てエミツタ領域の接触形成区域に結合し、有効な
エミツタ領域の各部分区域に直列抵抗と接続端子
を設けることによりトランジスタを流れる電流を
限定することが可能となる。この場合直列抵抗内
の電圧降下によつて有効エミツタ領域の個々の部
分区域に一様に電流が分布され、その際エミツタ
直列抵抗の正の温度係数が電流の一様分布を助け
る。上記の文献に記載されたトランジスタ構造に
おいては更に一つのベース直列抵抗がエミツタ直
列抵抗の傍に設けられる。しかしこのベース直列
抵抗はエミツタ直列抵抗と並んで重要な役目を果
すことはない。エミツタ直列抵抗の方はそれに発
生する損失電力の外コレクタ・エミツタ間の残留
電圧と飽和電圧の上昇を引き起す。
Circuits、SC−13〔３〕、June 78、p.307〜319）
の記載によれば集積パワートランジスタに対して
そのエミツタ領域を複数の区域に分割し、その中
ベース接続端子近くのエミツタとして作用する主
な区域には接触を作らずその代りにいくつかの直
列抵抗として作用するエミツタ領域の区域を通し
てエミツタ領域の接触形成区域に結合し、有効な
エミツタ領域の各部分区域に直列抵抗と接続端子
を設けることによりトランジスタを流れる電流を
限定することが可能となる。この場合直列抵抗内
の電圧降下によつて有効エミツタ領域の個々の部
分区域に一様に電流が分布され、その際エミツタ
直列抵抗の正の温度係数が電流の一様分布を助け
る。上記の文献に記載されたトランジスタ構造に
おいては更に一つのベース直列抵抗がエミツタ直
列抵抗の傍に設けられる。しかしこのベース直列
抵抗はエミツタ直列抵抗と並んで重要な役目を果
すことはない。エミツタ直列抵抗の方はそれに発
生する損失電力の外コレクタ・エミツタ間の残留
電圧と飽和電圧の上昇を引き起す。
この発明の目的は充分一様な電流分布を示すと
同時に飽和電圧又は残留電圧と損失電力ができる
だけ小さくなる集積パワートランジスタ装置を提
供することである。
同時に飽和電圧又は残留電圧と損失電力ができる
だけ小さくなる集積パワートランジスタ装置を提
供することである。
この目的は、部分パワートランジスタのエミツ
タを形成する領域の下にある能動ベース区域の部
分パワートランジスタに共通のベース領域が狭窄
された区域を有し、しかもこの区域は部分パワー
トランジスタのコレクタ端子区域を形成するエピ
タキシヤル層の区域によつて画成されることによ
つてベース直列抵抗が形成され、ベース領域の狭
窄された区域はコレクタ端子区域のエミツタ領域
と反対側上において共通のベース領域を有するこ
とによつて達成される。
タを形成する領域の下にある能動ベース区域の部
分パワートランジスタに共通のベース領域が狭窄
された区域を有し、しかもこの区域は部分パワー
トランジスタのコレクタ端子区域を形成するエピ
タキシヤル層の区域によつて画成されることによ
つてベース直列抵抗が形成され、ベース領域の狭
窄された区域はコレクタ端子区域のエミツタ領域
と反対側上において共通のベース領域を有するこ
とによつて達成される。
この発明の特に有利な実施形態は能動ベース区
域と接触ベース区域との間の電圧をエミツタ領域
においての電圧降下の２倍又はそれ以上とした場
合に達成される。
域と接触ベース区域との間の電圧をエミツタ領域
においての電圧降下の２倍又はそれ以上とした場
合に達成される。
有効エミツタ区域と接触エミツタ区域の間のエ
ミツタ直列抵抗の代りにベース直列抵抗を接触ベ
ース区域と能動ベース区域の間に設けることによ
りエミツタ直列抵抗と同じ作用即ちベース電流と
それに伴つてエミツタ電流の一様な分布が達成さ
れる。この場合ベース直列抵抗の正の温度係数が
この効果を助長する。エミツタ直列抵抗の代りに
ベース直列抵抗を設けることにより同時にエミツ
タ直列抵抗に発生する付加的の電力損失とコレク
タ・エミツタ間の残留電圧および飽和電圧の上昇
を避けることができる。
ミツタ直列抵抗の代りにベース直列抵抗を接触ベ
ース区域と能動ベース区域の間に設けることによ
りエミツタ直列抵抗と同じ作用即ちベース電流と
それに伴つてエミツタ電流の一様な分布が達成さ
れる。この場合ベース直列抵抗の正の温度係数が
この効果を助長する。エミツタ直列抵抗の代りに
ベース直列抵抗を設けることにより同時にエミツ
タ直列抵抗に発生する付加的の電力損失とコレク
タ・エミツタ間の残留電圧および飽和電圧の上昇
を避けることができる。
接触ベース区域と能動ベース区域の間の結合領
域をベース領域と同じドーピング型とすることに
よりこの結合領域をベース直列抵抗とするのが有
利である。これらの直列抵抗は集積回路内のその
他の構成部品の製作に必要な工程中に含まれる拡
散又はイオン注入によつて作ることができるから
余分の工程段を付加する必要がない。
域をベース領域と同じドーピング型とすることに
よりこの結合領域をベース直列抵抗とするのが有
利である。これらの直列抵抗は集積回路内のその
他の構成部品の製作に必要な工程中に含まれる拡
散又はイオン注入によつて作ることができるから
余分の工程段を付加する必要がない。
能動ベース区域と接触ベース区域の間のベース
区域を絞ることによつてベース直列抵抗を形成さ
せることも有利である。この方法により特別な工
程を必要とすることなくベース内に直列抵抗を作
ることができる。
区域を絞ることによつてベース直列抵抗を形成さ
せることも有利である。この方法により特別な工
程を必要とすることなくベース内に直列抵抗を作
ることができる。
ドーピングマスクの形を適当に選定することに
よつてベース区域に狭窄部を作ると有利である。
この場合直列抵抗はドーピングマスクを適当な形
状とすることだけによつて実現される。
よつてベース区域に狭窄部を作ると有利である。
この場合直列抵抗はドーピングマスクを適当な形
状とすることだけによつて実現される。
ベース区域の狭窄部をベース領域にドープ区域
を追加することによつて作ることも有利である。
このドープ区域のドーピングはエミツタドーピン
グと同時に行なわれる。
を追加することによつて作ることも有利である。
このドープ区域のドーピングはエミツタドーピン
グと同時に行なわれる。
パワートランジスタの製作は次のようにするの
が有利である。例えばｐドープシリコンの基板内
にn+ドープ区域を埋め込み層として設け、その
上にｎドープシリコン層をエピタキシヤル析出さ
せる。このエピタキシヤル析出層に絶縁分離拡散
領域とn+ドープコレクタとしての深部拡散領域
を作る。この二つの領域の製作順序は任意であ
る。これが終るとエピタキシヤル層にｐドープ区
域をベース領域又はベース直列抵抗として設けた
後エミツタ領域としてのn+ドープ区域および良
好な接続形成のためのコレクタ拡散区域をエピタ
キシヤル層に設ける。続いて接触成形窓を作り接
触用の接続路をとりつける。
が有利である。例えばｐドープシリコンの基板内
にn+ドープ区域を埋め込み層として設け、その
上にｎドープシリコン層をエピタキシヤル析出さ
せる。このエピタキシヤル析出層に絶縁分離拡散
領域とn+ドープコレクタとしての深部拡散領域
を作る。この二つの領域の製作順序は任意であ
る。これが終るとエピタキシヤル層にｐドープ区
域をベース領域又はベース直列抵抗として設けた
後エミツタ領域としてのn+ドープ区域および良
好な接続形成のためのコレクタ拡散区域をエピタ
キシヤル層に設ける。続いて接触成形窓を作り接
触用の接続路をとりつける。
上記の製造方法は特に集積パワートランジスタ
の製作に適している。ドーピング型は上記と逆に
してもよい。
の製作に適している。ドーピング型は上記と逆に
してもよい。
図面に参照し実施例についてこの発明を更に詳
細に説明する。
細に説明する。
第１図はこの発明による集積パワートランジス
タ装置の実施例を上から見たものである。エミツ
タ領域１の上にはエミツタ導体路が設けられるが
この導体路は図を見易くするため第１図には示さ
れずその境界だけが破線１２で暗示されている。
エミツタ領域１内にはエミツタ窓がありその境界
が実線１１で示されている。ベース領域の部分区
域２２と２はベース直列抵抗３を通して互に連結
され、区或２には接触が作られ、区或２２には接
触が作られていない。ベース直列抵抗３はこの場
合細い連結路の形に狭窄されたベース区域となつ
ている。ベース接続導体路は境界線１５だけで示
されている。コレクタ深部拡散区域５によつて埋
め込み層１６がコレクタ端子７と境界線９で示し
たコレクタ導体路体に結ばれている。
タ装置の実施例を上から見たものである。エミツ
タ領域１の上にはエミツタ導体路が設けられるが
この導体路は図を見易くするため第１図には示さ
れずその境界だけが破線１２で暗示されている。
エミツタ領域１内にはエミツタ窓がありその境界
が実線１１で示されている。ベース領域の部分区
域２２と２はベース直列抵抗３を通して互に連結
され、区或２には接触が作られ、区或２２には接
触が作られていない。ベース直列抵抗３はこの場
合細い連結路の形に狭窄されたベース区域となつ
ている。ベース接続導体路は境界線１５だけで示
されている。コレクタ深部拡散区域５によつて埋
め込み層１６がコレクタ端子７と境界線９で示し
たコレクタ導体路体に結ばれている。
第１図の−線に沿う断面を第２図に示す。
例えばサフアイア又は半導体特にシリコンから成
る基板１７内に埋込み層１６がドーピングによつ
て形成されている。基板表面１９にはエピタキシ
ヤル層１８が析出形成され、埋込み層１６にまで
達しているコレクタ深部拡散区域５がエピタキシ
ヤル層１８の表面から内部に向つて作られてい
る。埋込み層１６の上ではコレクタ深部拡散区域
５の間にコレクタ区域４があり、その上に非接触
ベース区域２２がありこの区域２２は第１図に示
したベース直列抵抗３によつて接触ベース区域２
に結ばれている。ベース区域２への接触にはベー
ス導体路１４が使用される。非接触ベース区域２
２と表面２０の間にはエミツタ領域１がありこれ
にエミツタ導体路１３が接続されている。コレク
タ深部拡散区域５への接触のためにコレクタ導体
路８が設けられる。導体路８と深部拡散区域５の
間に良好な接触を作るため補助ドープ区域２１が
コレクタ深部拡散区域５内に設けられ、そのドー
ピングは一般にエミツタドーピングに対応してい
る。個々のトランジスタ区域とその上にある接続
用の導体路８，１３，１４の間の絶縁のために酸
化物層１０が析出形成されているが第１図には図
を見易くするためにこの層は示されていない。
例えばサフアイア又は半導体特にシリコンから成
る基板１７内に埋込み層１６がドーピングによつ
て形成されている。基板表面１９にはエピタキシ
ヤル層１８が析出形成され、埋込み層１６にまで
達しているコレクタ深部拡散区域５がエピタキシ
ヤル層１８の表面から内部に向つて作られてい
る。埋込み層１６の上ではコレクタ深部拡散区域
５の間にコレクタ区域４があり、その上に非接触
ベース区域２２がありこの区域２２は第１図に示
したベース直列抵抗３によつて接触ベース区域２
に結ばれている。ベース区域２への接触にはベー
ス導体路１４が使用される。非接触ベース区域２
２と表面２０の間にはエミツタ領域１がありこれ
にエミツタ導体路１３が接続されている。コレク
タ深部拡散区域５への接触のためにコレクタ導体
路８が設けられる。導体路８と深部拡散区域５の
間に良好な接触を作るため補助ドープ区域２１が
コレクタ深部拡散区域５内に設けられ、そのドー
ピングは一般にエミツタドーピングに対応してい
る。個々のトランジスタ区域とその上にある接続
用の導体路８，１３，１４の間の絶縁のために酸
化物層１０が析出形成されているが第１図には図
を見易くするためにこの層は示されていない。
実施例において半導体材料としてシリコンが使
用され、ドーピング型は例えば基板１７がｐ型、
埋込み層１６はn+型、コレクタ深部拡散区域５
も同じくn+型であり深部拡散区域５とコレクタ
導体路８を結ぶ区域２１もn+型である。コレク
タ区域４とエピタキシヤル層１８の全体はｎ型に
ドープされ、ベース区域２又は２２とベース直列
抵抗３はそれぞれｐ型にドープされる。ｐ型ドー
ピングにはホウ素が使用され、ｎ型又はn+型ド
ーピングにはヒ素が使用されるがこれ以外のドー
パントと半導体材料の使用も可能である。更に上
記の導電型は総て逆にしてもよい。
用され、ドーピング型は例えば基板１７がｐ型、
埋込み層１６はn+型、コレクタ深部拡散区域５
も同じくn+型であり深部拡散区域５とコレクタ
導体路８を結ぶ区域２１もn+型である。コレク
タ区域４とエピタキシヤル層１８の全体はｎ型に
ドープされ、ベース区域２又は２２とベース直列
抵抗３はそれぞれｐ型にドープされる。ｐ型ドー
ピングにはホウ素が使用され、ｎ型又はn+型ド
ーピングにはヒ素が使用されるがこれ以外のドー
パントと半導体材料の使用も可能である。更に上
記の導電型は総て逆にしてもよい。
電流安定化にベース直列抵抗を使用することに
よりベース直列抵抗に生ずる電圧降下はコレク
タ・エミツタ間飽和電圧には現われずベースとエ
ミツタ接続端の間の制御電圧だけに現われる。こ
の発明によりベース直列抵抗を使用することによ
り電流増幅度に対して妨害となる正の温度係数が
ベース直列抵抗の正の温度係数によつて部分的に
補償される。
よりベース直列抵抗に生ずる電圧降下はコレク
タ・エミツタ間飽和電圧には現われずベースとエ
ミツタ接続端の間の制御電圧だけに現われる。こ
の発明によりベース直列抵抗を使用することによ
り電流増幅度に対して妨害となる正の温度係数が
ベース直列抵抗の正の温度係数によつて部分的に
補償される。
この発明によるパワートランジスタは低周波領
域においての使用に特に適している。
域においての使用に特に適している。
第１図および第２図は本発明の実施例のそれぞ
れ平面図および断面図である。 １……エミツタ領域、２……接触ベース区域、
３……ベース直列抵抗、４……コレクタ区域、５
……コレクタ深部拡散区域、１６……埋込み層、
１７……基板、１８……エピタキシヤル層、２２
……非接触ベース区域。
れ平面図および断面図である。 １……エミツタ領域、２……接触ベース区域、
３……ベース直列抵抗、４……コレクタ区域、５
……コレクタ深部拡散区域、１６……埋込み層、
１７……基板、１８……エピタキシヤル層、２２
……非接触ベース区域。
Claims (1)
- 【特許請求の範囲】 １ 並列に接続された複数のバイポーラ・部分パ
ワートランジスタを備え、半導体基板上には部分
パワートランジスタの各コレクタ領域を形成する
エピタキシヤル層が設けられており、半導体基板
とエピタキシヤル層との間の境界面の区域には各
コレクタのための埋込み層領域を備え、半導体基
板と反対側のエピタキシヤル層の表面から埋込み
層領域内にまで達するコレクタ端子区域が延びて
おり、エピタキシヤル層内には半導体基板と反対
側に部分パワートランジスタに共通のベース領域
を備え、ベース領域内には部分パワートランジス
タに共通のエミツタ領域を備え、各ベースはとも
に集積化された直列抵抗が接続されている集積バ
イポーラ・パワートランジスタ装置において、部
分パワートランジスタのエミツタを形成する領域
の下にある能動ベース区域の部分パワートランジ
スタに共通のベース領域が狭窄された区域を有
し、しかもこの区域は部分パワートランジスタの
コレクタ端子区域を形成するエピタキシヤル層の
区域によつて画成されることによつてベース直列
抵抗が形成され、ベース領域の狭窄された区域は
コレクタ端子区域のエミツタ領域と反対側上にお
いて共通のベース接触を有することを特徴とする
集積バイポーラ・パワートランジスタ装置。 ２ コレタク端子区域にドープされた領域を備
え、この領域はエピタキシヤル層の半導体基板と
反対側の表面から埋込み層領域まで延び、コレク
タ接触として用いられることを特徴とする特許請
求の範囲第１項記載の装置。 ３ 狭窄された区域によつて形成されるベース直
列抵抗の抵抗値は、コレクタ端子区域の方向にお
ける長さと、二つのコレクタ端子区域の距離によ
つて定められることを特徴とする特許請求の範囲
第１項又は第２項記載の装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803035462 DE3035462A1 (de) | 1980-09-19 | 1980-09-19 | Halbleiterelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5784172A JPS5784172A (en) | 1982-05-26 |
| JPH0132668B2 true JPH0132668B2 (ja) | 1989-07-10 |
Family
ID=6112416
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56146986A Granted JPS5784172A (en) | 1980-09-19 | 1981-09-17 | Semiconductor device and method of producing same |
| JP59271645A Granted JPS60167368A (ja) | 1980-09-19 | 1984-12-21 | 集積バイポ−ラ・パワ−トランジスタ装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59271645A Granted JPS60167368A (ja) | 1980-09-19 | 1984-12-21 | 集積バイポ−ラ・パワ−トランジスタ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4511912A (ja) |
| EP (2) | EP0048358B1 (ja) |
| JP (2) | JPS5784172A (ja) |
| DE (3) | DE3035462A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686557A (en) * | 1980-09-19 | 1987-08-11 | Siemens Aktiengesellschaft | Semiconductor element and method for producing the same |
| JPS5818964A (ja) * | 1981-07-28 | 1983-02-03 | Fujitsu Ltd | 半導体装置 |
| DE3329241A1 (de) * | 1983-08-12 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Leistungstransistor |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| US5468989A (en) * | 1988-06-02 | 1995-11-21 | Hitachi, Ltd. | Semiconductor integrated circuit device having an improved vertical bipolar transistor structure |
| US5181095A (en) * | 1989-02-10 | 1993-01-19 | Texas Instruments Incorporated | Complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate |
| JP2894777B2 (ja) * | 1990-03-02 | 1999-05-24 | 日本電気株式会社 | 半導体装置 |
| US5723897A (en) * | 1995-06-07 | 1998-03-03 | Vtc Inc. | Segmented emitter low noise transistor |
| US6674103B2 (en) * | 2000-07-31 | 2004-01-06 | The Regents Of The University Of California | HBT with nitrogen-containing current blocking base collector interface and method for current blocking |
| AU2003283768A1 (en) * | 2002-12-11 | 2004-06-30 | Koninklijke Philips Electronics N.V. | Semiconductor component with a bipolar lateral power transistor |
| US7439608B2 (en) * | 2006-09-22 | 2008-10-21 | Intel Corporation | Symmetric bipolar junction transistor design for deep sub-micron fabrication processes |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740621A (en) * | 1971-08-30 | 1973-06-19 | Rca Corp | Transistor employing variable resistance ballasting means dependent on the magnitude of the emitter current |
| DE2237056A1 (de) * | 1972-07-28 | 1974-02-07 | Licentia Gmbh | Transistor mit einer kollektorzone |
| US3858234A (en) * | 1973-01-08 | 1974-12-31 | Motorola Inc | Transistor having improved safe operating area |
| DE2332144C3 (de) * | 1973-06-25 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Transistor und Verfahren zu seiner Herstellung |
| US3936863A (en) * | 1974-09-09 | 1976-02-03 | Rca Corporation | Integrated power transistor with ballasting resistance and breakdown protection |
| JPS5165585A (ja) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
| JPS525274A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | Transistor |
| JPS5916413B2 (ja) * | 1975-10-01 | 1984-04-16 | 株式会社日立製作所 | 半導体装置 |
| JPS5438471U (ja) * | 1977-08-22 | 1979-03-13 | ||
| FR2413782A1 (fr) * | 1977-12-30 | 1979-07-27 | Radiotechnique Compelec | Element de circuit integre destine aux memoires bipolaires a isolement lateral par oxyde |
| JPS5939907B2 (ja) * | 1978-05-18 | 1984-09-27 | 松下電子工業株式会社 | 電力用トランジスタ |
| US4196228A (en) * | 1978-06-10 | 1980-04-01 | Monolithic Memories, Inc. | Fabrication of high resistivity semiconductor resistors by ion implanatation |
| JPS55165672A (en) * | 1979-06-11 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
| JPS5691468A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Semiconductor |
-
1980
- 1980-09-19 DE DE19803035462 patent/DE3035462A1/de not_active Withdrawn
-
1981
- 1981-08-05 US US06/290,332 patent/US4511912A/en not_active Expired - Fee Related
- 1981-09-02 EP EP81106868A patent/EP0048358B1/de not_active Expired
- 1981-09-02 DE DE8181106868T patent/DE3175383D1/de not_active Expired
- 1981-09-02 EP EP85106751A patent/EP0172327B1/de not_active Expired
- 1981-09-02 DE DE8585106751T patent/DE3177128D1/de not_active Expired - Lifetime
- 1981-09-17 JP JP56146986A patent/JPS5784172A/ja active Granted
-
1984
- 1984-12-21 JP JP59271645A patent/JPS60167368A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3177128D1 (de) | 1990-01-04 |
| EP0048358A3 (en) | 1982-11-10 |
| JPS60167368A (ja) | 1985-08-30 |
| EP0048358B1 (de) | 1986-09-24 |
| EP0172327B1 (de) | 1989-11-29 |
| JPH0332216B2 (ja) | 1991-05-10 |
| EP0172327A3 (en) | 1987-01-21 |
| US4511912A (en) | 1985-04-16 |
| JPS5784172A (en) | 1982-05-26 |
| DE3175383D1 (en) | 1986-10-30 |
| DE3035462A1 (de) | 1982-05-13 |
| EP0048358A2 (de) | 1982-03-31 |
| EP0172327A2 (de) | 1986-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS589366A (ja) | トランジスタ | |
| JPH0132668B2 (ja) | ||
| US4315271A (en) | Power transistor and method of manufacturing same | |
| US4686557A (en) | Semiconductor element and method for producing the same | |
| JPS62104156A (ja) | 電子半導体素子 | |
| US4584594A (en) | Logic structure utilizing polycrystalline silicon Schottky diodes | |
| US4035824A (en) | Semiconductor device stabilized by an insulating layer formed on a semiconductor region having a low impurity concentration | |
| JPH0550852B2 (ja) | ||
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| EP0138563A2 (en) | Lateral transistors | |
| TWI441330B (zh) | 雙極接面電晶體裝置 | |
| CA1051982A (en) | Inverter stage in an integrated injection logic | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| JPS6133261B2 (ja) | ||
| US20240387650A1 (en) | Bipolar junction transistor (bjt) and fabricating method thereof | |
| JPS6211787B2 (ja) | ||
| KR810000722Y1 (ko) | 차동형 전류앰프 | |
| KR790001562B1 (ko) | 슈미트 회로 | |
| JPS5944788B2 (ja) | ゲ−ト変調形バイポ−ラ・トランジスタ | |
| JPH038342A (ja) | 半導体集積回路 | |
| JPS5855686Y2 (ja) | 双極性増巾器 | |
| KR810001646B1 (ko) | 반도체장치 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JP2665820B2 (ja) | ラテラルトランジスタ |