JPH0132744Y2 - - Google Patents

Info

Publication number
JPH0132744Y2
JPH0132744Y2 JP1980134405U JP13440580U JPH0132744Y2 JP H0132744 Y2 JPH0132744 Y2 JP H0132744Y2 JP 1980134405 U JP1980134405 U JP 1980134405U JP 13440580 U JP13440580 U JP 13440580U JP H0132744 Y2 JPH0132744 Y2 JP H0132744Y2
Authority
JP
Japan
Prior art keywords
base
emitter
electrode
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980134405U
Other languages
English (en)
Other versions
JPS5757559U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980134405U priority Critical patent/JPH0132744Y2/ja
Publication of JPS5757559U publication Critical patent/JPS5757559U/ja
Application granted granted Critical
Publication of JPH0132744Y2 publication Critical patent/JPH0132744Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【考案の詳細な説明】
本考案はトランジスタ、特に多層電極構造のト
ランジスタの改良に関する。 従来の多層電極構造のトランジスタを第1図お
よび第2図に示す。1はコレクタ領域として働く
N型のシリンダ半導体基板、2,3は基板1表面
に二重拡散されたP型ベース領域およびN型エミ
ツタ領域、4は基板1表面を被覆するシリコン酸
化膜より成る第1の絶縁膜、5,6はベースおよ
びエミツタ領域2,3にオーミツク接触し且つ第
1の絶縁膜4上に拡がる第1のベースおよびエミ
ツタ電極、7は第1のベースおよびエミツタ電極
5,6を被覆し第1の絶縁膜4上に設けられたシ
リコン窒化膜あるいはポリイミド膜より成る第2
の絶縁膜、8,9は第1のベースおよびエミツタ
電極5,6にオーミツク接触し且つ第2の絶縁膜
7上に拡がる第2のベースおよびエミツタ電極で
ある。 斯るトランジスタではペレツト面積を有効に使
用するためにペレツトの略全面に点線で示す様に
ベースおよびエミツタ領域2,3を形成し、また
ペレツトの略全面にベースおよびエミツタ領域
2,3にオーミツク接触する第1のベースおよび
エミツタ電極5,6を形成している。この結果斜
線で示した第2のベースおよびエミツタ電極8,
9の下に第1のベースおよびエミツタ電極5,6
が配置される多層電極構造となる。尚第2のベー
スおよびエミツタ電極8,9の黒塗り部分は第1
のベースおよびエミツタ電極5,6へのコンタク
ト部分を示している。 この多層電極構造を有する従来のトランジスタ
では第2のベースおよびエミツタ電極8,9に超
音波圧着によりボンデイング細線を圧着する際に
第2のベースおよびエミツタ電極8,9下の第2
の絶縁膜7にボンデイングに伴う圧力でクラツク
が発生する危惧を有しており、エミツタ・ベース
短絡となり易い欠点があつた。また第2の絶縁膜
7の製造上ピンホール等が発生してエミツタ・ベ
ース短絡となる危険も有している。 本考案は斯上した欠点に鑑みてなされたもの
で、従来の欠点を完全に除去する多層電極を有す
るトランジスタを提供するものである。以下に本
発明の実施例を第3図および第4図を参照して詳
述する。 本考案に依るトランジスタは図面からも明らか
な様に第1図および第2図に示す従来のトランジ
スタに於いて第1のベース電極5および第1のエ
ミツタ電極6の形状に改良を加えたものである。
従つて第3図および第4図の図番はすべて第1図
および第2図と一致させている。 第2のベース電極8の下にある第1のエミツタ
電極6は第3図および第4図に示す如く重ならな
い様に第1のエミツタ電極6を従来より短かくし
て配置する。この結果第2のベース電極8下には
点線に示す如く従来と同じ形状のエミツタ領域3
は存在するが第1のエミツタ電極6は配置されな
い。 また第2のエミツタ電極9の下にある第1のベ
ース電極5は第3図に示す如く重ならない様に第
1のベース電極5を従来より短かくして配置す
る。この結果第2のエミツタ電極9の下には点線
で示す如く従来と同じ形状のベース領域2は存在
するが第1のベース電極5は配置されない。 斯上した本考案の多層電極構造により第2のベ
ースおよびエミツタ電極8,9にボンデイングす
る際に第2の絶縁膜7にクラツクが発生しても第
1のベース電極5あるいは第1のエミツタ電極6
が存在しないのでエミツタ・ベースの短絡は発生
しない。また第2の絶縁層7の下には第1の絶縁
層4があるのでベース領域2あるいはエミツタ領
域3との短絡も発生しない。 上述した従来のものと本考案を採用したパワー
トランジスタの1例を示す。
【表】 上述した表からの明らかな様に本考案の第1ベ
ースおよびエミツタ電極5,6の面積は従来のも
のよりベースおよびエミツタ領域2,3の面積に
比べて約10%減少している。斯るパワートランジ
スタの特性を下表に示す。
【表】 上表から明らかな様に本考案のトランジスタは
第1のベースおよびエミツタ電極5,6を短縮し
ても従来とほとんど特性を変えることなく、第1
のベースおよびエミツタ電極5,6と第2のベー
スおよびエミツタ電極8,9のいわゆるエミツ
タ・ベース短絡を大巾に低減できる。この結果ト
ランジスタの歩留を大巾に向上できるのである。 またトランジスタの電極の形状は本実施例で示
した櫛型に限定されず格子状等の形状でも本考案
の効果を十分に達成できる。
【図面の簡単な説明】
第1図は従来例を説明する平面図、第2図は第
1図の−線断面図、第3図は本考案を説明す
る平面図、第4図は第3図の−線断面図であ
り、第1図および第3図は説明のため第2の絶縁
膜を透明としている。 図番の説明、1はコレクタ領域として働く半導
体基板、2はベース領域、3はエミツタ領域、4
は第1の絶縁膜、5は第1のベース電極、6は第
1のエミツタ電極、7は第2の絶縁膜、8は第2
のベース電極、9は第2のエミツタ電極である。

Claims (1)

  1. 【実用新案登録請求の範囲】 コレクタ領域となる半導体基板と該基板表面に
    二重拡散されたベースおよびエミツタ領域と前記
    基板表面を被覆する第1の絶縁膜と前記ベースお
    よびエミツタ領域とオーミツク接触し前記第1の
    絶縁膜上に設けられた第1のベースおよびエミツ
    タ電極と該第1のベースおよびエミツタ電極を被
    覆し前記第1の絶縁膜上に設けられた第2の絶縁
    膜と前記第1のベースおよびエミツタ電極にオー
    ミツク接触し前記第2の絶縁膜上に設けられた第
    2のベースおよびエミツタ電極とを具備するトラ
    ンジスタに於いて、 前記第2のベース電極の下には前記第1のエミ
    ツタ電極が、前記第2のエミツタ電極の下には前
    記第1のベース電極が夫々配置されないように前
    記第1のベース電極と第1のエミツタ電極を形成
    し、且つ前記第2のベース電極と第2のエミツタ
    電極の表面に夫々ワイヤボンドしたことを特徴と
    するトランジスタ。
JP1980134405U 1980-09-19 1980-09-19 Expired JPH0132744Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980134405U JPH0132744Y2 (ja) 1980-09-19 1980-09-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980134405U JPH0132744Y2 (ja) 1980-09-19 1980-09-19

Publications (2)

Publication Number Publication Date
JPS5757559U JPS5757559U (ja) 1982-04-05
JPH0132744Y2 true JPH0132744Y2 (ja) 1989-10-05

Family

ID=29494598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980134405U Expired JPH0132744Y2 (ja) 1980-09-19 1980-09-19

Country Status (1)

Country Link
JP (1) JPH0132744Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440275Y2 (ja) * 1986-03-17 1992-09-21
JP2692292B2 (ja) * 1989-09-02 1997-12-17 富士電機株式会社 集積回路装置用縦形バイポーラトランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158667A (en) * 1979-05-29 1980-12-10 Shindengen Electric Mfg Co Ltd Silicon transistor

Also Published As

Publication number Publication date
JPS5757559U (ja) 1982-04-05

Similar Documents

Publication Publication Date Title
US4070690A (en) VMOS transistor
US4855257A (en) Forming contacts to semiconductor device
US3697828A (en) Geometry for a pnp silicon transistor with overlay contacts
JPH0132744Y2 (ja)
JPH07201908A (ja) 集積構造パッドアセンブリ及びその製造方法
US4011578A (en) Photodiode
JPS6156608B2 (ja)
US3763550A (en) Geometry for a pnp silicon transistor with overlay contacts
JPH11330469A (ja) 絶縁ゲート型半導体装置
JPS6359257B2 (ja)
JPS63166273A (ja) 縦形半導体装置
JPH0551184B2 (ja)
JP2756826B2 (ja) 半導体装置及びその製造方法
JPH07183309A (ja) 半導体デバイス
JPH0710499Y2 (ja) 可変容量ダイオ−ド装置
JPS6018148B2 (ja) 半導体記憶装置の製造方法
JPH0982747A (ja) 半導体装置のパッド電極構造及びその製造方法
JP2642000B2 (ja) Mos集積回路装置
JP2680869B2 (ja) 半導体装置
JPH0342679Y2 (ja)
JP3157187B2 (ja) 半導体集積回路
JPS581542B2 (ja) 半導体集積回路の製造方法
JPS5844600Y2 (ja) 半導体素子
JP2625500B2 (ja) 半導体集積回路装置
JPH034027Y2 (ja)