JPH07201908A - 集積構造パッドアセンブリ及びその製造方法 - Google Patents

集積構造パッドアセンブリ及びその製造方法

Info

Publication number
JPH07201908A
JPH07201908A JP6320473A JP32047394A JPH07201908A JP H07201908 A JPH07201908 A JP H07201908A JP 6320473 A JP6320473 A JP 6320473A JP 32047394 A JP32047394 A JP 32047394A JP H07201908 A JPH07201908 A JP H07201908A
Authority
JP
Japan
Prior art keywords
layer
functionally active
pad assembly
integrated structure
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6320473A
Other languages
English (en)
Other versions
JP2552100B2 (ja
Inventor
Ferruccio Frisina
フリシナ フェルチーオ
Marcantonio Mangiagli
マンジアグリ マルカントニオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH07201908A publication Critical patent/JPH07201908A/ja
Application granted granted Critical
Publication of JP2552100B2 publication Critical patent/JP2552100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 パワー半導体デバイスの能動領域にワイヤボ
ンディングする際に機械的応力による影響を受けなくす
る。 【構成】 パワー半導体デバイスチップにワイヤボンデ
ィングするための集積構造パッドアセンブリは、パワー
デバイスのパワー電極を形成する金属化層（１０）によ
って完全に覆われる頂部表面を有するチップ部分を具え
ている。このチップ部分は内部にパワーデバイスの機能
的に能動性の素子が存在する第１サブ部分（１）を具え
ている。前記チップ部分は少なくとも１個の第２サブ部
分（１１）も具えており、この第２サブ部分には前記パ
ワーデバイスの能動性素子は存在させず、前記第２サブ
部分（１１）の上の金属化層（１０）の頂部表面を第１
サブ部分の金属化層（１０）の高さよりも高くして、ボ
ンディングワイヤ用の支持面を成す少なくとも１個の突
出部を形成するようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパワーＭＯＳＦＥＴ及び
絶縁ゲートバイポーラトランジスタの如き特にセル構成
のパワー半導体デバイスにおける能動領域にワイヤボン
ディングするための集積構造パッドアセンブリ及びその
製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ技法で製造されるようなパワー半
導体デバイスでは、ボンディングパッド用に残しておく
チップ面積を全チップ面積のごく少量部とすることがで
きる。例えば定格電圧が１００Ｖの低電圧パワーＭＯＳ
ＦＥＴの場合には、ＭＯＳＦＥＴの電流範囲を数１０ア
ンペアとすることができる。このような電流に耐えるに
は、ソースワイヤの直径を極めて大きく、例えば 0.4〜
0.5 mm としなければならず、しかもワイヤをチップに
ボンディングための専用の面積を 1.3×1.3 mm2程度と
しなければならない。こうした事態は１本以上のソース
ワイヤを必要とする場合にさらに悪化する。
【０００３】上述したような問題を克服するために、専
用のパッド領域を設ける必要なく、デバイスの能動領域
の上に直接ボンディング領域を実現することは既知であ
り、このような技法は「能動領域上でのボンディング」
なる名称で知られており、この方法によればボンディン
グパッドを実現するのにチップ領域が浪費されないか
ら、チップの大きさを小さくすることができる。
【０００４】しかしながら、斯様な技法には特にワイヤ
とチップ金属化層との間のハンダ付け処理に関する限り
幾つかの問題がある。一般に直径が大きいアルミニウム
ワイヤをチップ金属化層にハンダ付けするには、ハンダ
付けすべきワイヤをチップ上のアルミニウム層の上に載
せ、ワイヤに垂直方向の所定の力を加え、同時にワイヤ
に「超音波放電」を受けさせる「超音波ワイヤボンディ
ング（ＵＳＷＢ）」として既知の方法によって行なわれ
る。超音波放電はワイヤにかかる圧力と共にワイヤ及び
金属化層の両表面を密に接触させ、これら表面の酸化物
を破壊して、ハンダ付けが得られるようにする。
【０００５】能動領域上での超音波ワイヤボンディング
を例えばパワーＭＯＳＦＥＴチップ上で行なうと、この
ボンディング中にデバイスが受けるかなりの機械的な応
力が金属化層の下側にある誘電層、即ちゲート酸化物層
及びポリシリコンゲート層に伝達されて、酸化物層に亀
裂又は微小な欠陥部を生じ、これがデバイスの信頼性を
低下させる。一般に最も薄い誘電層であるゲート酸化物
層が斯様な損傷を最も受けやすい。使用するワイヤの直
径が大きくなるにつれて、上述したような現象が起こり
がちとなる。直径が 0.4mm以上のワイヤを用いると、系
統的な損傷が起こり得る。さらに、低電圧パワーＭＯＳ
デバイスの技術傾向は酸化物層の厚さを薄くして、出力
抵抗値を減らし、且つ電流密度を高める方向に進みつつ
あるため、能動領域上でのワイヤボンディングがより一
層実施不可能である。
【０００６】
【発明が解決しようとする課題】本発明の目的は上述し
た欠点を有することなく能動領域上でのボンディングを
可能にするワイヤボンディング用の集積構造パッドアセ
ンブリを提供することにある。
【０００７】
【課題を解決するための手段】本発明はパワー半導体デ
バイスのパワー電極を形成する金属化層によって完全に
覆われる頂部表面を有しているチップ部分を具え、この
チップ部分における第１サブ部分に前記パワーデバイス
の機能的に能動性の素子が存在するパワー半導体デバイ
スチップにワイヤボンディングするための集積構造パッ
ドアセンブリにおいて、前記チップ部分が少なくとも１
個の第２サブ部分を具え、この第２サブ部分には前記パ
ワーデバイスの機能的に能動性の素子を存在させず、前
記少なくとも１個の第２サブ部分の上の前記金属化層の
頂部表面を前記第１サブ部分に対して高くして、この第
２サブ部分上の金属化層の頂部表面がボンディングワイ
ヤ用の支持面を成す少なくとも１個の突出部を形成する
ようにしたことを特徴とする。
【０００８】本発明の好適例では、パワー半導体デバイ
スが水平方向に二次元アレイで配置される複数個の同一
構成の機能的に能動性の基本セルを具え、前記第１サブ
部分が前記機能的に能動性の基本セルを少なくとも１個
具え、且つ前記少なくとも１個の第２サブ部分をダミー
セルとし、このダミーセルの水平方向の寸法を前記機能
的能動性の基本セルの水平方向の寸法とほぼ同一とし、
前記ダミーセルの垂直方向の寸法は前記機能的に能動性
の基本セルの垂直方向の寸法よりも大きくして、前記ダ
ミーセルの上の前記金属化層の頂部表面が前記機能的に
能動性の基本セルに対して高くなるようにする。
【０００９】本発明のこの例では、ボンディングワイヤ
が基本機能セルと堅牢に物理的に接触せずに、ダミーセ
ルとだけ接触し、しかもこれらのダミーセルの機械的応
力に対する耐性が基本機能セルよりも大きいため、パワ
ー半導体デバイスを損傷する惧れなく、このパワーデバ
イスの能動領域の上にボンディングパッドアセンブリを
直接実現することができる。
【００１０】
【実施例】パワー半導体デバイス、例えばパワーＭＯＳ
ＦＥＴは二次元アレイを形成すべく配置される”ソース
セル”とも称する複数の基本セルによって構成される。
図２には２個のソースセル１を示してあり、これらの各
セルは半導体デバイスチップの各第１サブ（副）部分に
よって形成される。これらのセルはＮ+ 形基板４の上に
成長させたＮ- 形のエピタキシャル層３内に形成したＰ
+ 形の深い本体領域２を具えている。Ｐ+ 形の深い本体
領域２はＰ- 形の環状領域５で横方向が囲まれており、
しかもこの環状領域に併合されている。Ｐ- 形の環状領
域５とＰ+ 形の深い本体領域２とにより構成されるＰ形
半導体領域の内部には基本ソースセル１のソース領域を
構成するＮ+ 形環状領域６が形成されている。半導体表
面には酸化物層７がＰ- 形の環状領域５の上と、Ｎ+ 形
環状領域６上の一部に延在し、ポリシリコン層８が下側
の酸化物層７の上に重畳されて、この酸化物層と自動整
列されている。絶縁層９はポリシリコン層８を覆い、こ
の絶縁層には選択的にエッチングして、上側に位置させ
る金属化層１０をＮ+ 形環状領域６及びＰ+ 形の深い本
体領域２の双方に接触させる接点領域を形成する。金属
化層１０は基本ソースセル１の全てに同じように接触
し、この金属化層１０はパワーＭＯＳＦＥＴ用のソース
電極を構成する。
【００１１】図１に示した本発明の第１好適実施例によ
る集積構造パッドアセンリは実質上、水平方向の寸法が
ソースセル１の水平方向の寸法と同じであるも、高さが
異なるダミーのセル１１を間に挿入した基本ソースセル
１の二次元アレイで構成される。斯様にダミーセルの高
さが異なることは、半導体チップの第２サブ部分によっ
て形成する斯様なダミーセル１１の１つを断面にて示し
ている図２から明らかである。基本ソースセルとは異な
り、ダミーセル１１にはＰ+ 形の深い本体部分２，Ｐ-
形の環状領域５及びＮ+ 形の環状領域６が形成されてい
ない。さらに、ダミーセル１１における酸化物層７の厚
さはソースセル１における酸化物層７の厚さよりも厚く
して、このダミーセル１１の上の金属化層１０の表面を
ソースセル１の上の金属化層１０の表面よりも高くす
る。このようなダミーセル１１は、酸化物層７の厚さが
厚いためソースセルよりも機械的応力に対する耐性が大
きく、しかもダミーセルの上の金属化層１０はソースセ
ルの表面よりも遥かに突き出ていることからして、パッ
ドにワイヤをハンダ付けするためにワイヤをパッドに載
せた場合に、このワイヤは基本ソースセル１と堅牢な物
理的接触をせずに、ダミーセル１１とだけ接触するよう
になる。
【００１２】ダミーセル１１及び基本ソースセル１はワ
イヤの直径に応じて様々な形態で分布させることがで
き、図１に示した分布状況ではパッド面積の約９０％が
基本ソースセル１で占められ、約１０％がダミーセル１
１で占められる。このことは、パッド面積の約９０％が
能動領域となり、パッド面積の１０％だけがワイヤボン
ディング用に浪費されることを意味している。
【００１３】図３には本発明の第２の好適実施例を示し
てあり、これが第１実施例と相違している点は基本ソー
スセル１とダミーセル１１の分布形態が異なる点にあ
り、この例でも第１実施例と同様に総パッド面積の９０
％が能動領域となり、１０％がワイヤボンディング用に
浪費される領域となる。
【００１４】図４にはダミーセル１１を複数列に配置す
る本発明の第３好適実施例を示してある。前述したよう
に、基本ソースセル１のアレイにはワイヤの直径及びパ
ッドの総面積に応じてダミーセル１１を種々の形態及び
分布密度で配置することができる。
【００１５】本発明の好適実施例による集積構造パッド
アセンブリを製造するには先ず図５に示すように、強度
にドープした（強ドープ）Ｎ+ 形基板４の上に弱めにド
ープした（弱ドープ）Ｎ- 形エピタキシャル層３を成長
させる。基板４は一般に“１００”の結晶学上のカット
配向性を有すると共に固有抵抗が約１０モー／cmのシリ
コンウェァとするが、エピタキシャル層３は１〜１００
Ω／cmの範囲の固有抵抗値を有する高い抵抗性のものと
する。エピタキシャル層３の厚さは１〜１００μm とす
る。
【００１６】次いでシリコンウェァ上のエピタキシャル
層を酸化して、厚さが約１μm 又は２μm の酸化物層７
を形成する。この酸化物層７をマスクして選択的にエッ
チングして、この酸化物層に、パワーデバイスの基本ソ
ースセル１を形成する面積に相当する窓をあける。ダミ
ーセル１１を形成すべき個所及びチップ周辺における酸
化物層は除去しないようにする。
【００１７】次いで酸化物層７にあけた前記窓を経てエ
ピタキシャル層３内にホウ素イオンを注入して、図６に
示すように基本セル１のＰ+ 形の深い本体領域２を形成
する。
【００１８】次に、パワーデバイスの能動領域の表面か
ら酸化物層７だけ除去し、ダミーセルを形成すべき個所
からは酸化物層７を除去しないようにする。
【００１９】次いで、図７に示すようにパワーデバイス
の能動領域を薄い酸化物層で覆って、ゲート酸化物層を
形成してから、半導体表面全体をポリシリコン層８で覆
う。
【００２０】次にポリシリコン層８及び前記薄い酸化物
層に窓をあけて、ドパントイオンを選択的に注入して基
本セル１のＰ- 形の環状領域５及びＮ+ 形ソース領域６
を形成する。
【００２１】次いで半導体表面上に絶縁層９を堆積し、
この絶縁層に金属化層１０を全ての基本セル１のソース
領域６及びＰ+ 形の深い本体領域２と接触させる接点窓
をあける（図２参照）。パワーデバイスの底部表面にも
金属化層を堆積して、パワーＭＯＳＦＥＴのドレイン電
極を形成する。
【図面の簡単な説明】
【図１】本発明の第１好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
【図２】図１のＩＩ−ＩＩ線上での断面図である。
【図３】本発明の第２好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
【図４】本発明の第３好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
【図５】本発明による集積構造パッドアセンブリの一製
造工程段における断面図である。
【図６】本発明による集積構造パッドアセンブリの次の
製造工程段における断面図であ。
【図７】本発明による集積構造パッドアセンブリのさら
に次の製造工程段における断面図であ。
【符号の説明】
１ 第１サブ部分（ソースセル） ２ Ｐ+ 形領域 ３ Ｎ- 形エピタキシャル層 ４ Ｎ+ 形基板 ５ Ｐ- 形環状領域 ６ Ｎ+ 形環状領域 ７ 酸化物層 ８ ポリシリコン層 ９ 絶縁層 １０ 金属化層 １１ 第２サブ部分（ダミーセル）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェルチーオ フリシナ イタリア国 カターニア 95030 エッセ アガタ リィ バティアーティ ヴィア トレ トーリ（番地なし) (72)発明者 マルカントニオ マンジアグリ イタリア国 カターニア 95024 アシレ アーレ ヴィア エッレ ワグナー 54

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 パワー半導体デバイスのパワー電極を形
    成する金属化層（１０）によって完全に覆われる頂部表
    面を有しているチップ部分を具え、このチップ部分にお
    ける第１サブ部分（１）に前記パワーデバイスの機能的
    に能動性の素子が存在するパワー半導体デバイスチップ
    にワイヤボンディングするための集積構造パッドアセン
    ブリにおいて、 前記チップ部分が少なくとも１個の第２サブ部分（１
    １）を具え、この第２サブ部分には前記パワーデバイス
    の機能的に能動性の素子を存在させず、前記少なくとも
    １個の第２サブ部分（１１）の上の前記金属化層（１
    ０）の頂部表面を前記第１サブ部分に対して高くして、
    この第２サブ部分上の金属化層の頂部表面がボンディン
    グワイヤ用の支持面を成す少なくとも１個の突出部を形
    成するようにしたことを特徴とする集積構造パッドアセ
    ンブリ。
  2. 【請求項２】 パワー半導体デバイスが水平方向に二次
    元アレイで配置される複数個の同一構成の機能的に能動
    性の基本セルを具え、前記第１サブ部分（１）が前記機
    能的に能動性の基本セルを少なくとも１個具え、且つ前
    記少なくとも１個の第２サブ部分（１１）をダミーセル
    とし、このダミーセルの水平方向の寸法を前記機能的能
    動性の基本セルの水平方向の寸法とほぼ同一とし、前記
    ダミーセルの垂直方向の寸法は前記機能的に能動性の基
    本セルの垂直方向の寸法よりも大きくして、前記ダミー
    セルの上の前記金属化層（１０）の頂部表面が前記機能
    的に能動性の基本セルに対して高くなるようにしたこと
    を特徴とする請求項１に記載の集積構造パッドアセンブ
    リ。
  3. 【請求項３】 前記ダミーセルを複数個具え、これらの
    ダミーセルが前記機能的に能動性の基本セルの間に挿入
    されるようにしたことを特徴とする請求項２に記載の集
    積構造パッドアセンブリ。
  4. 【請求項４】 前記パワー半導体デバイスチップが第１
    導電形の弱くドープした層（３）によって覆われる基板
    （４）を具え、前記機能的に能動性の基本セルの各々が
    前記弱くドープした層（３）の各第１部分によって構成
    され、この第１部分内に第２導電形の強度にドープした
    領域（２）が形成され、さらにこの強ドープ領域（２）
    内に第１導電形の強ドープした領域（６）が形成され、
    前記弱ドープ層（３）の前記第１部分が、第１絶縁層
    （７）と、導電層（８）と、第２絶縁層（９）とを具え
    ている三重層（７，８，９）によって部分的に覆われ、
    前記ダミーセルの各々が前記三重層（７，８，９）によ
    って完全に覆われる前記弱ドープ層（３）の各第２部分
    により構成され、この第２部分における第１絶縁層
    （７）が前記機能的に能動性の基本セルの各第１絶縁層
    （７）よりも厚くなるようにしたことを特徴とする請求
    項２又は３のいずれかに記載の集積構造パッドアセンブ
    リ。
  5. 【請求項５】 前記弱ドープ層（３）をエピタキシャル
    層とすることを特徴とする請求項４に記載の集積構造パ
    ッドアセンブリ。
  6. 【請求項６】 前記基板（４）を第１導電形のものとす
    ることを特徴とする請求項５に記載の集積構造パッドア
    センブリ。
  7. 【請求項７】 前記基板（４）を第２導電形のものとす
    ることを特徴とする請求項５に記載の集積構造パッドア
    センブリ。
  8. 【請求項８】 集積構造パッドアセンブリの製造方法に
    おいて、当該方法が： ａ）半導体基板（４）の上に第１導電形のエピタキシャ
    ル層（３）を成長させる工程と； ｂ）前記エピタキシャル層（３）の全頂部表面上に厚い
    酸化物層（７）を成長させる工程と； ｃ）機能的に能動性の基本セル（１）を形成すべき能動
    領域から前記厚い酸化物層（７）を選択的に除去する工
    程と； ｄ）前記能動領域内に第２導電形のドパントイオンを注
    入して、前記機能的に能動性の基本セル（１）の第２導
    電形の強ドープ領域（２）を形成する工程と； ｅ）前記能動領域の上に薄い酸化物層（７）を成長させ
    る工程と； ｆ）チップの全頂部表面上にポリシリコン層（８）を堆
    積する工程と； ｇ）前記能動領域から前記薄い酸化物層（７）及び前記
    ポリシリコン層（８）を選択的に除去する工程と； ｈ）第１導電形のドパントイオンを注入して、前記機能
    的に能動性の基本セル（１）の第１導電形の強ドープ領
    域（６）を形成する工程と； ｉ）全チップ表面上に第２絶縁層（９）を堆積する工程
    と； ｊ）前記機能的に能動性の基本セル（１）に対応する接
    点領域を前記第２絶縁層（９）にあける工程と； ｋ）全チップ表面上に金属化層（１０）を堆積する工程
    と； を具えていることを特徴とする集積構造パッドアセンブ
    リの製造方法。
JP6320473A 1993-12-24 1994-12-22 集積構造パッドアセンブリ及びその製造方法 Expired - Fee Related JP2552100B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93830524A EP0660402B1 (en) 1993-12-24 1993-12-24 Power semiconductor device
IT93830524:0 1993-12-24

Publications (2)

Publication Number Publication Date
JPH07201908A true JPH07201908A (ja) 1995-08-04
JP2552100B2 JP2552100B2 (ja) 1996-11-06

Family

ID=8215287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6320473A Expired - Fee Related JP2552100B2 (ja) 1993-12-24 1994-12-22 集積構造パッドアセンブリ及びその製造方法

Country Status (4)

Country Link
US (2) US5592026A (ja)
EP (1) EP0660402B1 (ja)
JP (1) JP2552100B2 (ja)
DE (1) DE69321966T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69321965T2 (de) * 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0730309B1 (en) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. A high voltage MOSFET structure with field plate electrode and process for its fabrication
JPH10107061A (ja) * 1996-10-02 1998-04-24 Oki Electric Ind Co Ltd 半導体集積回路装置
JP3466064B2 (ja) * 1997-10-20 2003-11-10 ローム株式会社 半導体集積回路装置
US6521011B1 (en) * 1999-07-15 2003-02-18 3M Innovative Properties Company Self-supporting pleated filter and method of making same
US6413863B1 (en) 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6380087B1 (en) 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
US6861343B2 (en) * 2002-10-09 2005-03-01 Chok J. Chia Buffer metal layer
JP4973463B2 (ja) * 2007-11-16 2012-07-11 トヨタ自動車株式会社 半導体装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL136562C (ja) * 1963-10-24
GB1224335A (en) * 1967-11-28 1971-03-10 North American Rockwell N-channel field effect transistor
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
US3831067A (en) * 1972-05-15 1974-08-20 Int Rectifier Corp Semiconductor device with pressure connection electrodes and with headers cemented to insulation ring
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device
US4008486A (en) * 1975-06-02 1977-02-15 International Rectifier Corporation Compression-assembled semiconductor device with nesting circular flanges and flexible locating ring
US4070690A (en) * 1976-08-17 1978-01-24 Westinghouse Electric Corporation VMOS transistor
US4055884A (en) * 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
US4236171A (en) * 1978-07-17 1980-11-25 International Rectifier Corporation High power transistor having emitter pattern with symmetric lead connection pads
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
DK157272C (da) * 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
US4329642A (en) * 1979-03-09 1982-05-11 Siliconix, Incorporated Carrier and test socket for leadless integrated circuit
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4305087A (en) * 1979-06-29 1981-12-08 International Rectifier Corporation Stud-mounted pressure assembled semiconductor device
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4642419A (en) * 1981-04-06 1987-02-10 International Rectifier Corporation Four-leaded dual in-line package module for semiconductor devices
US4574208A (en) * 1982-06-21 1986-03-04 Eaton Corporation Raised split gate EFET and circuitry
FR2531572A1 (fr) * 1982-08-09 1984-02-10 Radiotechnique Compelec Dispositif mos a structure plane multicellulaire
US4641418A (en) * 1982-08-30 1987-02-10 International Rectifier Corporation Molding process for semiconductor devices and lead frame structure therefor
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
US4878099A (en) * 1982-12-08 1989-10-31 International Rectifier Corporation Metallizing system for semiconductor wafers
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
US4638553A (en) * 1982-12-08 1987-01-27 International Rectifier Corporation Method of manufacture of semiconductor device
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4639762A (en) * 1984-04-30 1987-01-27 Rca Corporation MOSFET with reduced bipolar effects
US4663820A (en) * 1984-06-11 1987-05-12 International Rectifier Corporation Metallizing process for semiconductor devices
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
US4853762A (en) * 1986-03-27 1989-08-01 International Rectifier Corporation Semi-conductor modules
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
US4845545A (en) * 1987-02-13 1989-07-04 International Rectifier Corporation Low profile semiconductor package
FR2616966B1 (fr) * 1987-06-22 1989-10-27 Thomson Semiconducteurs Structure de transistors mos de puissance
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
US4881106A (en) * 1988-05-23 1989-11-14 Ixys Corporation DV/DT of power MOSFETS
JPH0680818B2 (ja) * 1989-10-02 1994-10-12 株式会社東芝 電力用圧接型半導体装置
DE69032084T2 (de) * 1989-11-17 1998-07-16 Toshiba Kawasaki Kk Halbleiteranordnung mit zusammengesetzter Bipolar-MOS-Elementpille, geeignet für eine Druckkontaktstruktur
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
US5153507A (en) * 1990-11-16 1992-10-06 Vlsi Technology, Inc. Multi-purpose bond pad test die
DE69109468T2 (de) * 1991-05-23 1995-12-14 Ansaldo Trasporti Spa Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren.
JP2550248B2 (ja) * 1991-10-14 1996-11-06 株式会社東芝 半導体集積回路装置およびその製造方法
JP3185292B2 (ja) * 1991-12-12 2001-07-09 関西日本電気株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JP2552100B2 (ja) 1996-11-06
EP0660402A1 (en) 1995-06-28
DE69321966D1 (de) 1998-12-10
DE69321966T2 (de) 1999-06-02
US5888889A (en) 1999-03-30
US5592026A (en) 1997-01-07
EP0660402B1 (en) 1998-11-04

Similar Documents

Publication Publication Date Title
JP3728073B2 (ja) 電界効果によって制御可能な半導体デバイス及びその製造方法
US5032888A (en) Conductivity modulation buried gate trench type MOSFET
JP3280383B2 (ja) Ｍｏｓトランジスタ及びその製造方法
US5047833A (en) Solderable front metal contact for MOS devices
JPH07183302A (ja) 金属層の形成及びボンディング方法
JP2002110978A (ja) 電力用半導体素子
JPH01125979A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2552100B2 (ja) 集積構造パッドアセンブリ及びその製造方法
JP2944840B2 (ja) 電力用半導体装置
US20060273390A1 (en) Gate contact and runners for high density trench MOSFET
JPH0332234B2 (ja)
JP2615016B2 (ja) Ｍｏｓ電界効果トランジスタの形成方法
JP3113425B2 (ja) 絶縁ゲート半導体装置およびその製造方法
JPH049378B2 (ja)
JP2003526949A (ja) トレンチゲート半導体装置
JPH06177242A (ja) 半導体集積回路装置
JP3294001B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP3057792B2 (ja) 薄膜トランジスタの製造方法
JP2809998B2 (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
JP2756826B2 (ja) 半導体装置及びその製造方法
JPH0555583A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
US20240274697A1 (en) Semiconductor device and method of manufacturing the same
JPS60225467A (ja) 縦型ｍｏｓゲ−ト入力半導体装置
JP3753498B2 (ja) 半導体装置
JPH08250586A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees