JPH034027Y2 - - Google Patents
Info
- Publication number
- JPH034027Y2 JPH034027Y2 JP1981061907U JP6190781U JPH034027Y2 JP H034027 Y2 JPH034027 Y2 JP H034027Y2 JP 1981061907 U JP1981061907 U JP 1981061907U JP 6190781 U JP6190781 U JP 6190781U JP H034027 Y2 JPH034027 Y2 JP H034027Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
本考案は、ダーリントントランジスタの改良に
関する。
関する。
従来のダーリントントランジスタとしては第１
図に示す如く夫々のトランジスタのベースエミツ
タ間に抵抗を接続したものが大部分であつた。し
かし斯るダーリントントランジスタでは利得が決
められており、利得の高い第２図に示す抵抗のな
いダーリントントランジスタの開発が求められて
いる。
図に示す如く夫々のトランジスタのベースエミツ
タ間に抵抗を接続したものが大部分であつた。し
かし斯るダーリントントランジスタでは利得が決
められており、利得の高い第２図に示す抵抗のな
いダーリントントランジスタの開発が求められて
いる。
斯るダーリントントランジスタの具体的構造を
第３図および第４図に示す。１は共通コレクタ領
域を形成する半導体基板、４，５は第１のトラン
ジスタ２のベースおよびエミツタ領域、６，７は
第２のトランジスタ３のベースおよびエミツタ領
域、８は第１および第２のトランジスタ２，３の
ベース領域４，６を囲むエミツタ領域５，７と同
じ導電型のガード領域、９は第１のトランジスタ
２のベース領域４にオーミツク接触したベース電
極、１０は第１のトランジスタ２のエミツタ領域
５と第２のトランジスタ３のベース領域６を接続
する接続電極、１１は第２のトランジスタ３のエ
ミツタ領域７にオーミツク接触したエミツタ電極
である。
第３図および第４図に示す。１は共通コレクタ領
域を形成する半導体基板、４，５は第１のトラン
ジスタ２のベースおよびエミツタ領域、６，７は
第２のトランジスタ３のベースおよびエミツタ領
域、８は第１および第２のトランジスタ２，３の
ベース領域４，６を囲むエミツタ領域５，７と同
じ導電型のガード領域、９は第１のトランジスタ
２のベース領域４にオーミツク接触したベース電
極、１０は第１のトランジスタ２のエミツタ領域
５と第２のトランジスタ３のベース領域６を接続
する接続電極、１１は第２のトランジスタ３のエ
ミツタ領域７にオーミツク接触したエミツタ電極
である。
斯上のトランジスタでは第４図に点線で示す如
く、第１のトランジスタ２のベース領域４と第２
のトランジスタ３のベース領域６間にあるコレク
タ領域１表面に接続電極１０によつてチヤンネル
１２が発生し、このチヤンネル抵抗が第１のトラ
ンジスタ２のベースと第２のトランジスタ３のベ
ースを接続するので、電流増巾率（hFE）が低下
して高hFEのダーリントントランジスタを得られ
ない欠点があつた。それを防止するために上述し
たコレクタ領域１にガード領域８を形成してチヤ
ンネル１２を停止させることが考えられるが、チ
ヤンネル１２とガード領域８により高濃度接合が
形成され耐圧が劣化する欠点があつた。
く、第１のトランジスタ２のベース領域４と第２
のトランジスタ３のベース領域６間にあるコレク
タ領域１表面に接続電極１０によつてチヤンネル
１２が発生し、このチヤンネル抵抗が第１のトラ
ンジスタ２のベースと第２のトランジスタ３のベ
ースを接続するので、電流増巾率（hFE）が低下
して高hFEのダーリントントランジスタを得られ
ない欠点があつた。それを防止するために上述し
たコレクタ領域１にガード領域８を形成してチヤ
ンネル１２を停止させることが考えられるが、チ
ヤンネル１２とガード領域８により高濃度接合が
形成され耐圧が劣化する欠点があつた。
本考案は斯る欠点に鑑みてなされ従来の欠点を
除去した高hFEのダーリントントランジスタを提
供するものである。以下第５図を参照して本考案
の一実施例を詳述する。
除去した高hFEのダーリントントランジスタを提
供するものである。以下第５図を参照して本考案
の一実施例を詳述する。
本考案によるダーリントントランジスタは、共
通コレクタ領域となる半導体基板２０と、基板２
０表面に二重拡散して設けた第１のトランジスタ
２１を構成する第１ベース領域２２および第１エ
ミツタ領域２３と、第１のトランジスタ２１に隣
接して基板２０表面に二重重拡散して設けた第２
のトランジスタ２４を構成する第２ベース領域２
５および第２エミツタ領域２６と、基板２０表面
に設け第１および第２エミツタ領域２３，２６と
同導電型で第１および第２ベース領域２２，２５
を夫々完全に囲むガード領域２７と、前記ガード
領域２７にオーミツク接触し基板２０表面を被覆
するシリコン酸化物の如き第１絶縁膜２８上に延
在されて両ベース領域２２，２５間のコレクタ領
域２０表面上まで拡張された本考案の特徴とする
シールド電極２９と、シールド電極２９を含み第
１絶縁膜２８上に設けたシリコン窒化物の如き第
２絶縁膜３０と、第１のトランジスタ２１の第１
ベース領域２２にオーミツク接触し第２絶縁膜３
０上に延在されるベース電極３１と、第１のトラ
ンジスタ２１の第１のエミツタ領域２３にオーミ
ツク接触し第２絶縁膜３０上を延在して第２のト
ランジスタ２４の第２ベース領域２５にオーミツ
ク接触する接続電極３２と、第２のトランジスタ
２４の第２エミツタ領域２６にオーミツク接触し
第２絶縁膜３０上に延在されるエミツタ電極３３
とより構成される。
通コレクタ領域となる半導体基板２０と、基板２
０表面に二重拡散して設けた第１のトランジスタ
２１を構成する第１ベース領域２２および第１エ
ミツタ領域２３と、第１のトランジスタ２１に隣
接して基板２０表面に二重重拡散して設けた第２
のトランジスタ２４を構成する第２ベース領域２
５および第２エミツタ領域２６と、基板２０表面
に設け第１および第２エミツタ領域２３，２６と
同導電型で第１および第２ベース領域２２，２５
を夫々完全に囲むガード領域２７と、前記ガード
領域２７にオーミツク接触し基板２０表面を被覆
するシリコン酸化物の如き第１絶縁膜２８上に延
在されて両ベース領域２２，２５間のコレクタ領
域２０表面上まで拡張された本考案の特徴とする
シールド電極２９と、シールド電極２９を含み第
１絶縁膜２８上に設けたシリコン窒化物の如き第
２絶縁膜３０と、第１のトランジスタ２１の第１
ベース領域２２にオーミツク接触し第２絶縁膜３
０上に延在されるベース電極３１と、第１のトラ
ンジスタ２１の第１のエミツタ領域２３にオーミ
ツク接触し第２絶縁膜３０上を延在して第２のト
ランジスタ２４の第２ベース領域２５にオーミツ
ク接触する接続電極３２と、第２のトランジスタ
２４の第２エミツタ領域２６にオーミツク接触し
第２絶縁膜３０上に延在されるエミツタ電極３３
とより構成される。
斯る構造であれば接続電極３２と交叉するコレ
クタ領域２０表面にガード領域２７を設けること
により完全にチヤンネル３４を阻止でき、且つシ
ールド電極２９によつてチヤンネル３４はガード
領域２７まで到達しないので高濃度接合の形成も
防止できる。この結果ダーリントントランジスタ
の第１および第２トランジスタ２１，２４の夫々
のベース間にチヤンネル抵抗は発生せず耐圧の劣
化も防止できる。
クタ領域２０表面にガード領域２７を設けること
により完全にチヤンネル３４を阻止でき、且つシ
ールド電極２９によつてチヤンネル３４はガード
領域２７まで到達しないので高濃度接合の形成も
防止できる。この結果ダーリントントランジスタ
の第１および第２トランジスタ２１，２４の夫々
のベース間にチヤンネル抵抗は発生せず耐圧の劣
化も防止できる。
しかし斯る本考案のダーリントントランジスタ
でも接続電極３２により第１のトランジスタ２１
の第１ベース領域２２表面にも高濃度領域が発生
して第１のトランジスタのエミツタベース間に漏
れ電流が発生する。この結果第１トランジスタ２
１のエミツタベース間に抵抗が入るためにhFEが
低下する。
でも接続電極３２により第１のトランジスタ２１
の第１ベース領域２２表面にも高濃度領域が発生
して第１のトランジスタのエミツタベース間に漏
れ電流が発生する。この結果第１トランジスタ２
１のエミツタベース間に抵抗が入るためにhFEが
低下する。
斯る欠点を排除するために第５図に示す如く接
続電極３２と交叉する第１のトランジスタ２１の
第１ベース領域２２の部分に第１ベース領域２２
とオーミツク接触し第１絶縁膜２８上に拡張され
るベース電極３１を設ける。このベース電極３１
は接続電極３２による電界に対してシールド効果
を有するので第１ベース領域２２の高濃度領域の
形成を完全に防止できる。この結果前述したチヤ
ンネル３４の阻止とともに第１ベース領域２２の
高濃度領域も防止でき極めて安定した高hFEのダ
ーリントントランジスタを実現できる。
続電極３２と交叉する第１のトランジスタ２１の
第１ベース領域２２の部分に第１ベース領域２２
とオーミツク接触し第１絶縁膜２８上に拡張され
るベース電極３１を設ける。このベース電極３１
は接続電極３２による電界に対してシールド効果
を有するので第１ベース領域２２の高濃度領域の
形成を完全に防止できる。この結果前述したチヤ
ンネル３４の阻止とともに第１ベース領域２２の
高濃度領域も防止でき極めて安定した高hFEのダ
ーリントントランジスタを実現できる。
以上に詳述した如く本考案に依ればガード領域
とシールド電極の併用により従来実現されなかつ
た高hFEを確保でき、更にはベース電極の設定に
より第１のトランジスタのコレクタ漏れ電流も完
全に除去できる有益なものである。
とシールド電極の併用により従来実現されなかつ
た高hFEを確保でき、更にはベース電極の設定に
より第１のトランジスタのコレクタ漏れ電流も完
全に除去できる有益なものである。
また本考案は反転の起り易いPNP型ダーリン
トントランジスタにおいて効果は大きい。
トントランジスタにおいて効果は大きい。
第１図および第２図はダーリントントランジス
タの接続を説明する回路図、第３図および第４図
は従来のダーリントントランジスタを説明する上
面図および第３図の−線断面図、第５図は本
考案のダーリントントランジスタを説明する断面
図である。 主な図番の説明、２０は共通コレクタ領域とな
る半導体基板、２１，２４は第１および第２のト
ランジスタ、２２，２３は第１ベースおよびエミ
ツタ領域、２５，２６は第２ベースおよびエミツ
タ領域、２７はガード領域、２８，３０は第１お
よび第２の絶縁膜、２９はシールド電極、３１は
ベース電極、３２は接続電極、３３はエミツタ電
極である。
タの接続を説明する回路図、第３図および第４図
は従来のダーリントントランジスタを説明する上
面図および第３図の−線断面図、第５図は本
考案のダーリントントランジスタを説明する断面
図である。 主な図番の説明、２０は共通コレクタ領域とな
る半導体基板、２１，２４は第１および第２のト
ランジスタ、２２，２３は第１ベースおよびエミ
ツタ領域、２５，２６は第２ベースおよびエミツ
タ領域、２７はガード領域、２８，３０は第１お
よび第２の絶縁膜、２９はシールド電極、３１は
ベース電極、３２は接続電極、３３はエミツタ電
極である。
Claims (1)
- 共通コレクタ領域となる半導体基板と、第１の
トランジスタを構成する前記基板表面に設けられ
た第１ベースおよびエミツタ領域と、前記第１の
トランジスタに隣接し第２のトランジスタを構成
する前記基板表面に設けられた第２ベースおよび
エミツタ領域と、前記第１ベース領域にオーミツ
ク接触したベース電極と、前記第１エミツタ領域
と第２ベース領域を接続する接続電極と、前記第
２エミツタ領域にオーミツク接触したエミツタ電
極とを具備するダーリントントランジスタにおい
て、前記第１および第２のベース領域を夫々完全
に囲む様に前記基板表面に前記エミツタと同導電
型のガード領域を設け、該ガード領域と前記接続
電極が交叉する部分に前記ガード領域にオーミツ
ク接触するシールド電極を前記接続電極下に絶縁
して設け、且つ前記接続電極と交叉する前記第１
ベース領域の部分に前記ベース電極を前記接続電
極下に絶縁して設けたことを特徴とするダーリン
トントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981061907U JPH034027Y2 (ja) | 1981-04-28 | 1981-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981061907U JPH034027Y2 (ja) | 1981-04-28 | 1981-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173354U JPS57173354U (ja) | 1982-11-01 |
| JPH034027Y2 true JPH034027Y2 (ja) | 1991-02-01 |
Family
ID=29858120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981061907U Expired JPH034027Y2 (ja) | 1981-04-28 | 1981-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034027Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629360A (en) * | 1979-08-17 | 1981-03-24 | Nec Corp | Composite semiconductor device |
-
1981
- 1981-04-28 JP JP1981061907U patent/JPH034027Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173354U (ja) | 1982-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0687504B2 (ja) | 半導体装置 | |
| JPH0324791B2 (ja) | ||
| JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
| JPH0230588B2 (ja) | ||
| JPS6252469B2 (ja) | ||
| JPH0231426A (ja) | バイポーラトランジスタ | |
| JPH0342679Y2 (ja) | ||
| JPS6239547B2 (ja) | ||
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPS6217387B2 (ja) | ||
| JPH0124938Y2 (ja) | ||
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPH05864B2 (ja) | ||
| JPH088262B2 (ja) | 半導体装置 | |
| JPS58105562A (ja) | 半導体装置 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPH05121418A (ja) | 半導体装置 | |
| JP2968640B2 (ja) | 半導体装置 | |
| JPH0622236B2 (ja) | 半導体装置 | |
| JP2682231B2 (ja) | 半導体装置 | |
| JPS6020954Y2 (ja) | 半導体装置 | |
| JPS6218056Y2 (ja) | ||
| JPS60173869A (ja) | 半導体集積回路装置 | |
| JPH0123950B2 (ja) |