JPH0141016B2 - - Google Patents
Info
- Publication number
- JPH0141016B2 JPH0141016B2 JP57119309A JP11930982A JPH0141016B2 JP H0141016 B2 JPH0141016 B2 JP H0141016B2 JP 57119309 A JP57119309 A JP 57119309A JP 11930982 A JP11930982 A JP 11930982A JP H0141016 B2 JPH0141016 B2 JP H0141016B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- photoresist pattern
- spacer layer
- platinum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の配線構造の製造方法に
関するものである。
関するものである。
従来、半導体装置の電極配線の材料としては、
主にアルミニウムが使用されているが、その他、
白金、金、等も目的に応じて使用される。アルミ
ニウムは、種々の酸に溶けるので、従来は、湿式
エツチングによる配線形成が盛んに行なわれてき
た。又、最近では、プラズマエツチング等のドラ
イエツチングにより比較的容易に加工されるよう
になつた。一方、白金や金は安定で、ほとんどの
無機薬品に耐え、王水のような特殊な強酸でなけ
ればエツチングされない。
主にアルミニウムが使用されているが、その他、
白金、金、等も目的に応じて使用される。アルミ
ニウムは、種々の酸に溶けるので、従来は、湿式
エツチングによる配線形成が盛んに行なわれてき
た。又、最近では、プラズマエツチング等のドラ
イエツチングにより比較的容易に加工されるよう
になつた。一方、白金や金は安定で、ほとんどの
無機薬品に耐え、王水のような特殊な強酸でなけ
ればエツチングされない。
これらの金属の配線は、通常、フオトレジスト
被膜を保護膜にして、エツチングして形成される
が、フオトレジストは上記王水には耐えられず侵
されるので半導体装置に要求される正確な配線パ
ターンを得ることが困難であつた。
被膜を保護膜にして、エツチングして形成される
が、フオトレジストは上記王水には耐えられず侵
されるので半導体装置に要求される正確な配線パ
ターンを得ることが困難であつた。
これに対して不活性ガスを使用するスパツタエ
ツチングでは、Arイオン等を加速して被エツチ
ング物に衝突させてエツチングする方法であり、
この方法では、白金や金のエツチング速度が速
く、均一性、再現性も良く実用的である。しかし
ながら、このスパツタエツチングにおいて、金属
配線を形成する半導体基板上に0.5μ以上の比較的
大きな段差があつたり、また、段差は小さくても
段部にひさし状のオーバーハングが存在すると、
該段部に沿つてエツチング残渣が生じ、配線間が
シヨートするという問題があり、実用化は困難で
あつた。
ツチングでは、Arイオン等を加速して被エツチ
ング物に衝突させてエツチングする方法であり、
この方法では、白金や金のエツチング速度が速
く、均一性、再現性も良く実用的である。しかし
ながら、このスパツタエツチングにおいて、金属
配線を形成する半導体基板上に0.5μ以上の比較的
大きな段差があつたり、また、段差は小さくても
段部にひさし状のオーバーハングが存在すると、
該段部に沿つてエツチング残渣が生じ、配線間が
シヨートするという問題があり、実用化は困難で
あつた。
これに対して、エツチングが困難な白金や金の
配線パターンの形成方法として、いわゆるリフ
ト・オフ法が検討されている。リフト・オフ法を
用いて、配線形成を行なつた一例を第１図〜第９
図に示す。
配線パターンの形成方法として、いわゆるリフ
ト・オフ法が検討されている。リフト・オフ法を
用いて、配線形成を行なつた一例を第１図〜第９
図に示す。
まず、第１図に示すように、半導体基板１上に
絶縁膜２を形成し、さらに、スペーサー（例えば
アルミニウム等）３を被着する。
絶縁膜２を形成し、さらに、スペーサー（例えば
アルミニウム等）３を被着する。
次に、第２図に示すようにフオトレジストのパ
ターン４を形成した後、下地のスペーサー３をエ
ツチングすると第３図の様になる。この状態で、
例えばチタン５、白金６を連続的に真空蒸着また
は、スパツタにより被着すると第４図の如くな
る。次に、フオトレジスト４を適当な溶剤で除去
すると、第５図に示すように、フオトレジスト４
上の不要なチタン、白金が同時に除去（リフト・
オフ）されて、チタン５、白金６、の二層パター
ンが得られる。スペーサー３、はチタン、白金の
リフト・オフを容易にするためと、第７図で示す
ように金メツキのための電流供給という二つの目
的のために使用される。
ターン４を形成した後、下地のスペーサー３をエ
ツチングすると第３図の様になる。この状態で、
例えばチタン５、白金６を連続的に真空蒸着また
は、スパツタにより被着すると第４図の如くな
る。次に、フオトレジスト４を適当な溶剤で除去
すると、第５図に示すように、フオトレジスト４
上の不要なチタン、白金が同時に除去（リフト・
オフ）されて、チタン５、白金６、の二層パター
ンが得られる。スペーサー３、はチタン、白金の
リフト・オフを容易にするためと、第７図で示す
ように金メツキのための電流供給という二つの目
的のために使用される。
ここで、得られたチタン、白金の二層パターン
の端部には、第５図の８に示すように突起が形成
されている。これは、第４図に示すように、チタ
ン、白金を真空蒸着法や、スパツタ法により被着
する場合、スペーサー３の側面にも付着するため
であり、スペーサーである、アルミニウムと接触
していることがわかる。次に、第６図に示すよう
に、メツキの保護膜として、フオトレジストパタ
ーン４′、を形成した後、金メツキを行なうと、
第７図に示すように、白金６上に金７のパターン
が積層される。
の端部には、第５図の８に示すように突起が形成
されている。これは、第４図に示すように、チタ
ン、白金を真空蒸着法や、スパツタ法により被着
する場合、スペーサー３の側面にも付着するため
であり、スペーサーである、アルミニウムと接触
していることがわかる。次に、第６図に示すよう
に、メツキの保護膜として、フオトレジストパタ
ーン４′、を形成した後、金メツキを行なうと、
第７図に示すように、白金６上に金７のパターン
が積層される。
ここで、各白金のパターンはスペーサーのアル
ミニウムと前述したようにパターン端部の突起８
により接続されているので均一なメツキが行なわ
れる。この後、フオトレジスト４′を除去すると、
第８図に示すようになる。最後に不要となつたス
ペーサー３をエツチング除去すると、第９図の通
りとなり、配線形成は終了するが、さらにこの
後、種々の後処理、熱処理を経て完了となる。こ
こで、第５図で示したチタン、白金のパターン端
部の突起８は露出しており、しかも、図からわか
るように離脱しやすい形状となつているのでこの
後のスクラブ、有機洗浄等の後処理工程でパター
ン端部の突起８が離脱し、配線間シヨートの原因
となり半導体装置の信頼性を低下させる大きな原
因の一つとなつていた。第１０図はパターン端部
の不要部分８が離脱し、隣接する配線とシヨート
している状態を示す平面図である。
ミニウムと前述したようにパターン端部の突起８
により接続されているので均一なメツキが行なわ
れる。この後、フオトレジスト４′を除去すると、
第８図に示すようになる。最後に不要となつたス
ペーサー３をエツチング除去すると、第９図の通
りとなり、配線形成は終了するが、さらにこの
後、種々の後処理、熱処理を経て完了となる。こ
こで、第５図で示したチタン、白金のパターン端
部の突起８は露出しており、しかも、図からわか
るように離脱しやすい形状となつているのでこの
後のスクラブ、有機洗浄等の後処理工程でパター
ン端部の突起８が離脱し、配線間シヨートの原因
となり半導体装置の信頼性を低下させる大きな原
因の一つとなつていた。第１０図はパターン端部
の不要部分８が離脱し、隣接する配線とシヨート
している状態を示す平面図である。
本発明の目的は前述したような従来の欠点を除
いた配線構造を具備する、信頼性の良い半導体装
置の製造方法を提供することにある。
いた配線構造を具備する、信頼性の良い半導体装
置の製造方法を提供することにある。
すなわち、本発明は半導体基板上に絶縁膜を形
成し、さらに、前記絶縁膜上に金属からなるスペ
ーサー層を形成する工程と、 前記スペーサー層の表面の所定領域にフオトレ
ジストのパターンを形成する工程と、前記フオト
レジストのパターンで覆われていない前記スペー
サー層をエツチングしスペーサー層パターンを形
成すると共に前記絶縁膜表面を露出させる工程
と、 前記絶縁膜表面および前記スペーサー層パター
ンの側面をふくむ前記半導体基板全面に異種の金
属層からなる多層金属層を形成する工程と、 前記フオトレジストのパターンを除去すると同
時に該フオトレジストのパターン上に形成された
前記多層金属層を除去する工程と、 前記スペーサー層パターンの上面に該上面内に
ふくまれるような大きさを有するメツキ用のフオ
トレジストパターンを形成する工程と、前記多層
金属層表面を全ておおうように該多層金属層上に
メツキ法を用いて金属層を形成する工程と、 前記メツキ用のフオトレジストパターンおよび
前記スペーサー層パターンを除去する工程とをふ
くむことを特徴とする半導体装置の製造方法に関
するものである。
成し、さらに、前記絶縁膜上に金属からなるスペ
ーサー層を形成する工程と、 前記スペーサー層の表面の所定領域にフオトレ
ジストのパターンを形成する工程と、前記フオト
レジストのパターンで覆われていない前記スペー
サー層をエツチングしスペーサー層パターンを形
成すると共に前記絶縁膜表面を露出させる工程
と、 前記絶縁膜表面および前記スペーサー層パター
ンの側面をふくむ前記半導体基板全面に異種の金
属層からなる多層金属層を形成する工程と、 前記フオトレジストのパターンを除去すると同
時に該フオトレジストのパターン上に形成された
前記多層金属層を除去する工程と、 前記スペーサー層パターンの上面に該上面内に
ふくまれるような大きさを有するメツキ用のフオ
トレジストパターンを形成する工程と、前記多層
金属層表面を全ておおうように該多層金属層上に
メツキ法を用いて金属層を形成する工程と、 前記メツキ用のフオトレジストパターンおよび
前記スペーサー層パターンを除去する工程とをふ
くむことを特徴とする半導体装置の製造方法に関
するものである。
以下に本発明の実施例を図を追つて説明する。
リフト・オフ法によりチタン、白金のパターンを
形成するまで（すなわち、第１図〜第５図）は、
従来と同様の工程を経る。次に第１１図に示すよ
うに金メツキの保護膜として、フオトレジストパ
ターン４′を形成する。ここで、前記フオトレジ
ストパターン４′は、リフト・オフのスペーサー
３の上に形成する。すなわち、チタン、白金のパ
ターン端部８が金メツキ前に露出し、従つて、金
メツキされて金で被われるように、フオトレジス
トパターン４′を形成する。金メツキが終了する
と、第１２図に示すように、チタン、白金のパタ
ーンが完全に金７で被われた状態になる。次に、
フオトレジストパターン４′を通常の方法で除去
すると、第１３図に示すようになり、最後に不要
となつたスペーサー３をエツチング除去すると第
１４図に示す通りとなり金属配線の形成は終了す
る。
リフト・オフ法によりチタン、白金のパターンを
形成するまで（すなわち、第１図〜第５図）は、
従来と同様の工程を経る。次に第１１図に示すよ
うに金メツキの保護膜として、フオトレジストパ
ターン４′を形成する。ここで、前記フオトレジ
ストパターン４′は、リフト・オフのスペーサー
３の上に形成する。すなわち、チタン、白金のパ
ターン端部８が金メツキ前に露出し、従つて、金
メツキされて金で被われるように、フオトレジス
トパターン４′を形成する。金メツキが終了する
と、第１２図に示すように、チタン、白金のパタ
ーンが完全に金７で被われた状態になる。次に、
フオトレジストパターン４′を通常の方法で除去
すると、第１３図に示すようになり、最後に不要
となつたスペーサー３をエツチング除去すると第
１４図に示す通りとなり金属配線の形成は終了す
る。
第１４図からわかるように、本発明の実施例で
は前述したチタン、白金のパターン端部は金で被
われているので、配線形成後の後処理（例えば、
スクラブ、有機洗浄等の）工程で、パターン端部
の突起８が離脱し、隣接する配線とシヨートする
ことはなく、半導体装置の信頼性は著しく向上す
ることがわかる。
は前述したチタン、白金のパターン端部は金で被
われているので、配線形成後の後処理（例えば、
スクラブ、有機洗浄等の）工程で、パターン端部
の突起８が離脱し、隣接する配線とシヨートする
ことはなく、半導体装置の信頼性は著しく向上す
ることがわかる。
本発明の実施例では、エツチングされにくい金
属として、チタン、白金を用い、これをリフト・
オフし、メツキにより金を積層する例を述べたが
リフト・オフする金属は、その他アルミニウム、
タングステン、銅、シリコン、等または、その組
合せ等、通常、半導体装置の配線形成に使用され
る金属であれば、いずれでも適用でき、また積層
する方法は本発明の実施例のように金メツキ法で
なくても通常の真空蒸着、エツチングの組合せで
積層しても良いことは明らかである。
属として、チタン、白金を用い、これをリフト・
オフし、メツキにより金を積層する例を述べたが
リフト・オフする金属は、その他アルミニウム、
タングステン、銅、シリコン、等または、その組
合せ等、通常、半導体装置の配線形成に使用され
る金属であれば、いずれでも適用でき、また積層
する方法は本発明の実施例のように金メツキ法で
なくても通常の真空蒸着、エツチングの組合せで
積層しても良いことは明らかである。
第１図乃至第９図は従来の配線形成工程を示す
断面図であり、第１０図は従来の配線を示す平面
図である。第１１図乃至第１４図は本発明の実施
例を製造工程順に示した断面図である。 図中の記号は、１……シリコン基板、２……絶
縁膜、３……スペーサー、４，４′……フオトレ
ジストパターン、５……チタン、６……白金、７
……金、８……パターン端部の突起、である。
断面図であり、第１０図は従来の配線を示す平面
図である。第１１図乃至第１４図は本発明の実施
例を製造工程順に示した断面図である。 図中の記号は、１……シリコン基板、２……絶
縁膜、３……スペーサー、４，４′……フオトレ
ジストパターン、５……チタン、６……白金、７
……金、８……パターン端部の突起、である。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に絶縁膜を形成し、さらに、前
記絶縁膜上に金属からなるスペーサー層を形成す
る工程と、 前記スペーサー層の表面の所定領域にフオトレ
ジストのパターンを形成する工程と、 前記フオトレジストのパターンで覆われていな
い前記スペーサー層をエツチングしスペーサー層
パターンを形成すると共に前記絶縁膜表面を露出
させる工程と、 前記絶縁膜表面および前記スペーサー層パター
ンの側面をふくむ前記半導体基板全面に異種の金
属層からなる多層金属層を形成する工程と、 前記フオトレジストのパターンを除去すると同
時に該フオトレジストのパターン上に形成された
前記多層金属層を除去する工程と、 前記スペーサー層パターンの上面に該上面内に
ふくまれるような大きさを有するメツキ用のフオ
トレジストパターンを形成する工程と、 前記多層金属層表面を全ておおうように該多層
金属層上にメツキ法を用いて金属層を形成する工
程と、 前記メツキ用のフオトレジストパターンおよび
前記スペーサー層パターンを除去する工程とをふ
くむことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119309A JPS5910227A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119309A JPS5910227A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5910227A JPS5910227A (ja) | 1984-01-19 |
| JPH0141016B2 true JPH0141016B2 (ja) | 1989-09-01 |
Family
ID=14758235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57119309A Granted JPS5910227A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910227A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236661A (ja) * | 1984-05-10 | 1985-11-25 | 株式会社クラレ | 人工腎臓透析装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713740A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Forming method for conductor pattern |
-
1982
- 1982-07-09 JP JP57119309A patent/JPS5910227A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5910227A (ja) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5242861A (en) | Method for manufacturing semiconductor device having a multilayer wiring structure | |
| US4430365A (en) | Method for forming conductive lines and vias | |
| JPS6359541A (ja) | インクジェット・プリントヘッド | |
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS6161280B2 (ja) | ||
| JPH0141016B2 (ja) | ||
| US6808641B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPH0377327A (ja) | バンプ電極形半導体装置およびその製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JP2825050B2 (ja) | 多層配線基板 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| KR100192553B1 (ko) | 다층배선 형성방법 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS63293861A (ja) | 半導体装置の製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPS6262469B2 (ja) | ||
| JPS628030B2 (ja) | ||
| JPH0532915B2 (ja) |